使用电介质膜填充端间的间隙制造技术

技术编号:7682956 阅读:156 留言:0更新日期:2012-08-16 06:36
用于制造半导体器件的方法包括在半导体基板上形成多个栅极结构。将多个栅极结构配置在多条线路中,其中,在线路之间的端间间隙小于在线路之间的线间间隔。该方法进一步包括:在栅极结构的上方形成蚀刻停止层,在栅极结构的上方形成层间电介质,以及在形成层间电介质以前在栅极结构的上方形成电介质膜。电介质膜结合在栅极结构之间的端间间隔中形成的端间间隙中。本发明专利技术还提供了一种使用电介质膜填充端间的间隙的方法。

【技术实现步骤摘要】

本专利技术通常涉及半导体制造。具体地,本专利技术涉及具有线端至线端之间的间隙的器件和在这些间隙内的电介质膜。
技术介绍
半导体集成电路(IC)产业经历了快速发展。IC材料和设计的技术进步产生了多代1C,其中,每代都具有比上一代更小且更复杂的电路。然而,这些进步增加了处理和制造IC的复杂性,并且对于将被实现的进步,需要IC工艺和制造中的类似开发。在IC演进过程中,功能密度(即,每芯片面积中互连器件的数量)通常都在增加,同时几何尺寸(即,可使用制造工艺创建的最小部件)减小。某些半导体器件包括在基板上以平行线路所布置的多个栅极。栅极的长度比宽度大得多,并且通常在端间配置的单条线路上具有多个栅极。本文中将在平行线路之间的间隙称作“线间间隙”,并且本文中将在相同线路上的栅极之间的间隙称作“端间间隙”。栅极形成有围绕伪栅极的侧壁隔离件。用于制造侧壁隔离件的膜没有完全填充线间间隙或者端间间隙。然后,在栅极的上方形成接触蚀刻停止层(CESL),并且在CESL的上方形成层间电介质(ILD)。将ILD用于填充在平行线路之间的间隙并且还填充端间间隙。然后,去除ILD、CSEL、以及侧壁隔离膜的部分,暴露本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员:王祥保
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利