半导体器件的形成方法技术

一种半导体器件的形成方法，包括：分别提供基底和压印模具，所述基底包括：绝缘层和覆盖所述绝缘层的硬掩膜层，所述压印模具至少具有第一凸台和第二凸台，且第一凸台和第二凸台具有不同的高度；使用所述压印模具对所述基底进行压印，使压印后的基底内具有与第一凸台相对应的第一开口，及与第二凸台相对应第二开口；沿第一开口在基底内形成第一沟槽，沿第二开口在基底内形成第二沟槽，且第一沟槽的深度小于第二沟槽的深度。本发明专利技术的半导体器件的形成工艺简单，可以在同一步骤中形成第一沟槽和第二沟槽，第一沟槽和第二沟槽的位置精度高，半导体器件的质量稳定性好，且制作半导体器件的成本较低。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，尤其涉及后端线程的一种。
技术介绍
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到更低的节点，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候 选技术仍然存在有不便与缺陷，亟待加以进一步的改进。当摩尔定律继续向前延伸的脚步不可逆转的时候，由于压印技术的工艺简单，因此采用压印技术无疑成为了业界的最佳选择。现有技术的后端线程中形成线槽和通孔的方法要么是先形成沟槽再形成通孔，要么是先形成通孔再形成线槽。图I 图4为现有技术的后端线程中形成线槽和通孔的具体方法请参考图1，提供基底101，所述基底101表面依次形成有第一层间介质层103、第二层间介质层105、硬掩膜层107 ；请参考图2，在硬掩膜层107表面形成图形化的第一光刻胶层109 ；请参考图3，以图形化的第一光刻胶层109为掩膜形成线槽111，所述线槽111暴露出第一层间介质层105 ；请参考图4，形成覆盖第一层间介质层105、第二层间介质层105和硬掩膜层107的图形化的第二光刻胶层113;请参考图5，以图形化的第二光刻胶层113为掩膜，形成通孔115，所述通孔115为通孔。上述后端线程的线槽和通孔的形成方法中，一方面，由于采用直接刻蚀基底的方法形成线槽和通孔，所述线槽的深度小于通孔的深度，因此只能先形成沟槽再形成通孔，或者先形成通孔再形成线槽；另一方面，至少需要形成两次图形化的光刻胶层，该过程中容易使得低K介电材料的K值增加，造成低K损害，使后端线程工艺中传输延迟，并且形成的线槽和通孔的位置精度较低，形成工艺复杂。关于更多后端线程的，请参考专利号为US7435074的美国专利。
技术实现思路
本专利技术解决的问题是提供一种，形成的线槽和通孔的位置精度高，并且形成工艺简单。为解决上述问题，本专利技术提供了一种，包括分别提供基底和压印模具，所述基底包括绝缘层和覆盖所述绝缘层的硬掩膜层，所述压印模具至少具有第一凸台和第二凸台，且第一凸台和第二凸台具有不同的高度；使用所述压印模具对所述基底进行压印，使压印后的基底内具有与第一凸台相对应的第一开口，及与第二凸台相对应第二开口 ；沿第一开口在基底内形成第一沟槽，沿第二开口在基底内形成第二沟槽，且第一沟槽的深度小于第二沟槽的深度。可选地，所述使用压印模具对所述硬掩膜层进行压印包括对所述硬掩膜层进行软化；使用所述压印模具对所述硬掩膜层进行冲压；对所述硬掩膜层进行冻结；移除所述压印模具。可选地，所述压印模具的材料为至少两种金属的合金或金刚石。可选地，所述第一开口的深度小于或等于硬掩膜层的厚度。可选地，所述第二开口的深度大于硬掩膜层的厚度。可选地，使用所述压印模具对所述基底进行压印在真空条件下进行。可选地，所述真空的气压为10_3 IO-11HiBar。可选地，所述第一沟槽和第二沟槽的形成工艺为干法刻蚀。可选地，所述硬掩膜层的材料为导电材料。可选地，所述导电材料为TiN或Cr。可选地，所述硬掩膜层的厚度为100 400 A。可选地，所述绝缘层的材料为SiO2或掺杂有低K介电材料的SiO2、或SiO2和掺杂有低K介电材料的SiO2的混合物。与现有技术相比，本专利技术的具有以下优点第一，由于使用了压印模具，所述第一沟槽和第二沟槽可以在同一步骤中完成，大大节省了工艺流程；第二，由于在形成过程中无需使用光刻胶、光阻材料等，消除了低K损害带来的影响；第三，形成的第一沟槽和第二沟槽的位置精度较高，半导体器件的质量稳定性好；第四，降低了半导体器件的成本。附图说明图I 图5是现有技术的剖面结构示意图；图6是本专利技术的的流程示意图；图7 图11是本专利技术的第一实施例的的剖面结构示意图；图12 图13是本专利技术的第二实施例的的剖面结构示意图；图14 图15是本专利技术的第三实施例的的剖面结构示意图。 具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
部分所述，现有技术的后端线程中形成线槽和通孔的方法，由于采用直接刻蚀基底的方法形成线槽和通孔，而所述线槽的深度小于通孔的深度，因此，只能先形成沟槽再形成通孔，或者先形成通孔再形成线槽。现有技术的后端线程中形成线槽和通孔的方法存在问题一方面，不能在同一步骤中形成线槽和通孔；另一方面，至少需要形成两次图形化的光刻胶层，使得低K介电材料的K值增加，造成低K损害，使后端线程工艺中传输延迟，形成的线槽和通孔的位置精度较低，并且形成工艺复杂。针对上述问题，专利技术人提供了一种，请参考图6 步骤S201，分别提供基底和压印模具，所述基底包括绝缘层和覆盖所述绝缘层的硬掩膜层，所述压印模具至少具有第一凸台和第二凸台，且第一凸台和第二凸台具有不同的高度；步骤S203，使用所述压印模具对所述基底进行压印，使压印后的基底内具有与第一凸台相对应的第一开口，及与第二凸台相对应第二开口 ；步骤S205，沿第一开口在基底内形成第一沟槽，沿第二开口在基底内形成第二沟槽，且第一沟槽的深度小于第二沟槽的深度。下面结合具体实施例对本专利技术的技术方案进行详细的说明。为了更好的说明本专利技术的技术方案，请结合以下具体实施例来理解本专利技术的。图7 图11为本专利技术第一实施例的的剖面结构示意图。执行步骤S201，具体请参考图7，分别提供基底300和压印模具320，所述基底300包括绝缘层305和覆盖所述绝缘层的硬掩膜层307，所述压印模具320至少具有第一凸台309和第二凸台311，且第一凸台309和第二凸台311具有不同的高度。其中，所述基底300的两个表面还分别与第一功能层(未图示)和第二功能层(未图示)相接触，所述第一功能层和第二功能层主要包括形成半导体器件的栅电极、源漏极、漏电极等。在本实施例中，所述基底300还包括刻蚀阻挡层301、覆盖所述刻蚀阻挡层301的隔离层303，且所述绝缘层305覆盖所述隔离层303。具体地所述刻蚀阻挡层301用于后续过程中阻止刻蚀继续的停止层，避免第一功能层或第二功能层。在本实施例中，所述刻蚀阻挡层301的材料为氮化硅。所述刻蚀阻挡层301的形成工艺为沉积工艺，具体为化学或物理气相沉积，所述刻蚀阻挡层301的沉积工艺为本领域技术人员公知技术，在此不再赘述。需要说明的是，在其他实施例中，所述刻蚀阻挡层301也可以为其他材料，只要满足隔离层303和刻蚀阻挡层301之间的刻蚀选择比较大即可。所述隔离层303用于隔离第一功能层、第二功能层中的导电元器件，以及后续形成的金属导线、导电插塞等。所述隔离层303的材料为氧化物或低K介电材料。在本实施例中，所述隔离层303选用的材料为二氧化硅。所述隔离层303的形成工艺为沉积工艺，具体为化学或物理气相沉积，所述隔离层303的沉积工艺为本领域技术人员公知技术，在此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，包括 分别提供基底和压印模具，所述基底包括绝缘层和覆盖所述绝缘层的硬掩膜层，所述压印模具至少具有第一凸台和第二凸台，且第一凸台和第二凸台具有不同的高度； 使用所述压印模具对所述基底进行压印，使压印后的基底内具有与第一凸台相对应的第一开口，及与第二凸台相对应第二开口 ； 沿第一开口在基底内形成第一沟槽，沿第二开口在基底内形成第二沟槽，且第一沟槽的深度小于第二沟槽的深度。2.如权利要求I所述的半导体器件的形成方法，其特征在于，所述使用压印模具对所述硬掩膜层进行压印包括对所述硬掩膜层进行软化；使用所述压印模具对所述硬掩膜层进行冲压；对所述硬掩膜层进行冻结；移除所述压印模具。3.如权利要求I所述的半导体器件的形成方法，其特征在于，所述压印模具的材料为至少两种金属的合金、或金刚石。4.如权利要求I所述的半导体器件的形成方法，其特征在于，所述第一开口的深度小于或等于硬掩膜层的厚度。5.如权利要...

【专利技术属性】
技术研发人员：张海洋，王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：