芯片封装基板制造技术

一种晶片封装基板，主要将封装基板的连结区予以缩小，使得基板的封装区和外框区之间的间隙槽的长度增大，使封装基板在进行切军动作时，其封装区可避免龟裂或崩角等的毁损情形。通过封装基板的外框区上增设线路层，以减小外框区的表面与封装区的表面彼此间的落差，在进行压模过程时，避免溢胶或压伤基板的情形。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种电路基板，特别是有关于一种晶片封装基板，可降低该晶片封装基板于封装晶片过程中的可能毁损。BGA基板依材质可分为PBGA(Plastic Ball Grid Array；塑封球栅阵列)、MBGA(Metal BGA)及TBGA(Tape BGA)。其中，PBGA基板是有机材质基板，例如为由BT树脂及玻纤布复合而成，且重量轻，为目前业界最常使用的BGA封装基板。附图说明图1显示进行PBGA封装时所使用的基板总成的俯视图，是以1×4矩阵方式排列，可构装4个晶片，但是依照实际应用所需亦可能有其他的矩阵排列方式。图2显示图1中基板总成的一单元基板100的示意图，基板100包含一四方形封装区102；一四方形外框区104包围封装区102，外框区104的内缘与封装区102的外缘之间保留有间隙；四个连结区106分别由外框区104的内缘的四个角落延伸至封装区102的外缘的四个角落。上述封装区102与外框区104，通过连结区106的作用而构成基板本体。上述封装区102的第一表面或基板100的正面上设置有第一线路层，例如由铜线层所构成，上述第一线路层上涂布有绝缘绿漆，仅露出特定位置上的第一线路层。上述封装区102的第二表面或基板100的反面上设置有第二线路层，上述第二线路层，例如由铜线层所构成上亦涂布有绝缘绿漆，仅露出特定位置上的第二线路层，上述第一、第二电路层有对应的电性连接关系。使用图1所示的PBGA基板100进行晶片封装的主要流程包括如下步骤，如图3所示①组合(assembly)主要是将由晶圆上切割而得的晶粒构装于PBGA基板100正面的封装区102上，再打上金线，使晶粒与上述第一电路层构成对应的电性连接。②压模(molding)主要是使用一封合体配合上塑胶料，将构装于封装区102上的晶粒予以密封。③植球主要是将导电性材料，以球状形成于PBGA基板100反面上的第二电路层上。④切单(singulation)利用冲压或是切刀，破坏连结区106，使完成构装的封装区102与外框区104分离。其主要缺陷在于1、上述PBGA基板100的连结区106，在平行外框区104的内缘而延伸的距离为L1。在现有40mm×40mm(即约为封装区的面积)的PBGA封装技术而言，上述连结区106的延伸距离L1太长(约3mm-4mm)，亦使得间隙槽108的长度L2变小。如此在进行切单动作时，对于封装区102而言，易会产生龟裂(crack)或崩角(chip-out)等毁损的情形。2、上述PBGA基板100的外框区104上由于完全未设置有铜线层，导致外框区104的表面与封装区102的表面彼此间会有大落差产生，在进行压模过程时，将会造成溢胶，使外观不良或压伤基板的情形。
技术实现思路
本专利技术的主要目的是提供一种晶片封装基板，通过缩小封装基板的连结区，使得基板的封装区和外框区之间的间隙槽的长度增大，使上述封装基板在进行切单动作时，其封装区可避免龟裂或崩角等毁损的情形，达到提高质量的目的。本专利技术的另一目的是提供一种晶片封装基板，通过在封装基板的外框区上增设线路层，以减小外框区的表面与封装区的表面彼此间的落差，达到在进行压模过程时，避免溢胶或压伤基板的目的。本专利技术的目的是这样实现的一种晶片封装基板，它至少包含方形封装区、方形外框区包围该封装区及该外框区的内缘与该封装区的外缘之间保留有间隙；第以、第二、第三及第四连结区，分别由该外框区的内缘的四个角落延伸至该封装区的外缘的四个角落，其特征是至少该第一、第二及第三连结区，分别在平行该外框内缘方向上的延伸距离小于2mm。该第一、第二及第三连结区中设有贯穿孔。该贯穿孔为圆形，直径介于0.8-1.2mm之间。该封装区与该外框区的第一表面上分别设置有一线路层及第一虚拟层。该封装区与该外框区的第二表面上分别设置有一植球层及第二虚拟层。该第一虚拟层是均匀地分布于该外框区上。该第一虚拟层的形状为网状、格子状、多数平行线状或块状。该第二虚拟层是均匀地分布于该外框区上。该第二虚拟层的形状为网状、格子状、多数平行线状或块状。该外框区上设置有多数个定位孔。另一种晶片封装基板，它至少包含多数方形封装区；以阵列的形态设置的多数方形外框区，该外框区包围该封装区之一，该外框区的内缘与其应对的该封装区的外缘之间保留有间隙；多数个第一、第二、第三及第四连结区，该第一至第四连结区分别由该外框区的内缘的四个角落延伸至其对应的该封装区的外缘的四个角落，其特征是至少该第一、第二及第三连结区，分别在平行该外框内缘方向上的延伸距离小于2mm。该第一、第二及第三连结区中设有贯穿孔。该贯穿孔为圆形，直径介于0.8-1.2mm之间。该封装区与外框区的第一表面上分别设置有一线路层及第一虚拟层。该封装区与外框区的第二表面上分别设置有一植球层及第二虚拟层。该第一虚拟层是均匀地分布于该外框区上。该第一虚拟层的形状为网状、格子状、多数平行线状或块状。该第二虚拟层是均匀地分布于该外框区上。该第二虚拟层的形状为网状、格子状、多数平行线状或块状。该外框区上设置有多数个定位孔。下面结合较佳实施例和附图进一步说明。图2是图1的一单元基板的示意图。图3是图1的PBGA基板进行晶片封装的流程示意图。图4是本专利技术的PBGA封装基板本体的俯视示意图。图5是图4的一单元基板的示意图。图5是图4的基板总成的一单元基板300的示意图，在此实施例中，是使用40mm×40mm的PBGA基板。基板单元300为四方形，至少包含一四方形封装区302，四方形外框区304包围上述封装区302，外框区304的内缘与封装区302的外缘之间保留有间隙，以及，第一至第四连结区306a-306d分别由外框区304的内缘的四个角落延伸至该封装区302的外缘的四个角落。上述封装区302与外框区304，通过第一至第四连结区306a-306d的作用，构成基板本体。本专利技术的特征是上述第一、第二及第三连结区306a-306c，各别在平行该外框区304内缘方向上的延伸距离均不大于2mm，以第二连结区306b为例，其延伸距离L3是不大于2mm。由于本专利技术将封装基板300的连结区306a-306d予以缩小，故促使得基板的封装区302和外框区304之间的间隙槽308的长度增大，所以上述封装基板在进行切单动作时，封装区302和外框区304可很容易地分离，避免龟裂或崩角等毁损的情形发生。此外，在第一、第二及第三连结区中，更分别设置有贯穿孔310。在此，贯穿孔310为圆形，直径介于0.8-1.2mm。又，上述封装区302的第一表面(或基板300的正面)上，设置有第一线路层，例如由铜线层所构成(图未示)。上述线路层上涂布有绝缘绿漆，仅露出特定位置上的第一线路层。上述封装区302的第二表面(亦或基板300的反面)上，设置有第二线路层(图未示)，上述第二线路层，例如由铜线层所构成，亦涂布有绝缘绿漆，仅露出特定位置上的第二线路层，用以植入导电金属球。上述第一、第二电路层有对应的电性连接关系。本专利技术的第二特征是，上述外框区304的第一表面上更设置有第一虚拟层312，例如为铜线层，在虚拟层312上涂布有彩漆。通过该第一虚拟层312，能够使该外框区304与该封装区302在该第一表面上避免有平面落差产生，在进行压模时，可避免溢胶及本文档来自技高网...

【技术保护点】
一种晶片封装基板，它至少包含方形封装区、方形外框区包围该封装区及该外框区的内缘与该封装区的外缘之间保留有间隙；第以、第二、第三及第四连结区，分别由该外框区的内缘的四个角落延伸至该封装区的外缘的四个角落，其特征是：至少该第一、第二及第三连结区，分别在平行该外框内缘方向上的延伸距离小于２ｍｍ。

【技术特征摘要】
1.一种晶片封装基板，它至少包含方形封装区、方形外框区包围该封装区及该外框区的内缘与该封装区的外缘之间保留有间隙；第以、第二、第三及第四连结区，分别由该外框区的内缘的四个角落延伸至该封装区的外缘的四个角落，其特征是至少该第一、第二及第三连结区，分别在平行该外框内缘方向上的延伸距离小于2mm。2.根据权利要求1所述的晶片封装基板，其特征是该第一、第二及第三连结区中设有贯穿孔。3.根据权利要求2所述的晶片封装基板，其特征是该贯穿孔为圆形，直径介于0.8-1.2mm之间。4.根据权利要求1所述的晶片封装基板，其特征是该封装区与该外框区的第一表面上分别设置有一线路层及第一虚拟层。5.根据权利要求4所述的晶片封装基板，其特征是该封装区与该外框区的第二表面上分别设置有一植球层及第二虚拟层。6.根据权利要求4所述的晶片封装基板，其特征是该第一虚拟层是均匀地分布于该外框区上。7.根据权利要求5所述的晶片封装基板，其特征是该第一虚拟层的形状为网状、格子状、多数平行线状或块状。8.根据权利要求5所述的晶片封装基板，其特征是该第二虚拟层是均匀地分布于该外框区上。9.根据权利要求8所述的晶片封装基板，其特征是该第二虚拟层的形状为网状、格子状、多数平行线状或块状。10.根据权利要求1所述的晶片封装基板，其特征是该外框区上设置有多数个定位孔。11.一种晶片封装基板，它至少包含多数方形封装区；以阵列...

【专利技术属性】
技术研发人员：林蔚峰，吴忠儒，蔡进文，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]