数字音频阵列电路制造技术

一种数字音频阵列电路，包括至少二个数字音频单元以及一个系统主控单元。每个所述数字音频单元用以将接收到的声波转换成数字音频信号。每个所述数字音频单元均包括一个左右声道组态输入端。所述系统主控单元以分时多任务的方式连接所述至少二个数字音频单元用以接收所述数字音频信号。每个所述数字音频单元的所述左右声道组态输入端用以接收同一个同步讯号。讯号。讯号。

【技术实现步骤摘要】
数字音频阵列电路


[0001]本申请涉及音频电路
，具体涉及一种数字音频阵列电路。

技术介绍

[0002]在目前市面上有多种数字麦克风(DMIC，Digital Microphone)的音频传输接口，常用的音频传输接口包含芯片间音频传输(Inter-IC Sound，I2S)以及分时多任务(Time Division Multiplexing，TDM)等其他DMIC音频传输接口。
[0003]I2S音频传输协议由两个音频芯片将音频数据分为左声道与右声道两组数据以序列的方式传输。因为两个音频芯片同时接到一个字符选择讯号，所以两个音频芯片的声波采样可以同步，有利于后续降噪处理等程序。但是若需要设置更多音频芯片以取得更好的收音效果时，则I2S音讯传输协议必须每两个音频芯片配置一个处理单元或译码器以提供字符选择讯号。造成成本与体积的上升。
[0004]TDM音频传输协议则可以串联多个音频芯片，较容易组成音频芯片阵列电路，不需要如同I2S音讯传输协议一样设置多个处理单元或译码器。但是T DM音频传输协议的每个音频芯片采样会有时间偏移(time offset)，因此不利于后续对讯号进行降噪等算法处理。

技术实现思路

[0005]为解决上述技术问题，本揭示的一个目的在于提供一种数字音频阵列电路，解决TDM音频采样时间偏移(time offset)的问题。
[0006]为达成上述目的，本揭示提供一种数字音频阵列电路，包括至少二个数字音频单元以及一个系统主控单元。每个所述数字音频单元用以将接收到的声波转换成数字音频信号，且每个所述数字音频单元均包括一个左右声道组态输入端。所述系统主控单元连接所述至少二个数字音频单元，用以控制所述至少二个数字音频单元并接收所述至少二个数字音频单元的所述数字音频信号。其中，所述系统主控单元是以分时多任务的方式连接所述至少二个数字音频单元，且每个所述数字音频单元的所述左右声道组态输入端用以接收同一个同步讯号。
[0007]于本揭示一实施例的数字音频阵列电路，更包括同步讯号走线，其中所述系统主控单元更包括同步讯号输出端，所述同步讯号走线电性连接所述同步讯号输出端及每个所述数字音频单元的所述左右声道组态输入端。
[0008]于本揭示一实施例的数字音频阵列电路，其中所述系统主控单元更包括字符选择讯号端，且每个所述数字音频单元均包括一个字符选择讯号输入端与一个字符选择讯号输出端。
[0009]于本揭示一实施例的数字音频阵列电路，其中所述系统主控单元的所述字符选择讯号端电性连接至其中一个所述数字音频单元的所述字符选择讯号输入端且所述数字音频单元的所述字符选择讯号输出端电性连接至另一个所述数字音频单元的所述字符选择讯号输入端。
[0010]于本揭示一实施例的数字音频阵列电路，其中每个所述数字音频单元均包括一段程序，用以辨识所述左右声道组态输入端接收的讯号是否为所述同步讯号。
[0011]于本揭示一实施例的数字音频阵列电路，其中若每个所述数字音频单元辨识所述左右声道组态输入端接收的讯号为所述同步讯号时，则每个所述数字音频单元同步执行声波的采样；若否，则每个所述数字音频单元依据各自的字符选择讯号输入端所收到的讯号执行声波的采样。
[0012]于本揭示一实施例的数字音频阵列电路，其中所述同步讯号输出端即是所述系统主控单元的字符选择讯号端，且每个所述数字音频单元均包括一个字符选择讯号输入端与一个字符选择讯号输出端。
[0013]于本揭示一实施例的数字音频阵列电路，其中所述系统主控单元的所述字符选择讯号端电性连接至其中一个所述数字音频单元的所述字符选择讯号输入端，所述数字音频单元的所述字符选择讯号输出端电性连接至另一个所述数字音频单元的所述字符选择讯号输入端，所述同步讯号走线电性连接所述字符选择讯号端及每个所述数字音频单元的所述左右声道组态输入端。
[0014]于本揭示一实施例的数字音频阵列电路，其中每个所述数字音频单元均包括一段程序，用以辨识所述左右声道组态输入端接收的讯号是否为所述同步讯号。
[0015]于本揭示一实施例的数字音频阵列电路，其中若每个所述数字音频单元辨识所述左右声道组态输入端接收的讯号为所述同步讯号时，则每个所述数字音频单元同步执行声波的采样；若否，则每个所述数字音频单元依据各自的字符选择讯号输入端所收到的讯号执行声波的采样。
[0016]由于本揭示的实施例的数字音频阵列电路中，利用每个所述数字音频单元的所述左右声道组态输入端用以接收同一个同步讯号，且若每个所述数字音频单元辨识所述左右声道组态输入端接收的讯号为所述同步讯号时，则每个所述数字音频单元同步执行声波的采样，因此可以降低本与电路体积，并解决TDM音讯采样时间偏移(time offset)问题。
附图说明
[0017]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0018]图1为本揭示一实施例的数字音频阵列电路结构示意图。
[0019]图2为本揭示一实施例的数字音频阵列电路的讯号时序示意图。
[0020]图3为本揭示一实施例中辩识同步讯号的步骤流程示意图。
[0021]图4为本揭示另一实施例的数字音频阵列电路结构示意图。
[0022]图5为本揭示另一实施例的数字音频阵列电路的讯号时序示意图。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]在本申请的描述中，需要理解的是，术语
″
中心
″
、
″
纵向
″
、
″
横向
″
、
″
长度
″
、
″
宽度
″
、
″
厚度
″
、
″
上
″
、
″
下
″
、
″
前
″
、
″
后
″
、
″
左
″
、
″
右
″
、
″
竖直
″
、
″
水平
″
、
″
顶
″
、
″
底
″
、
″
内
″
、
″
外
″
、
″
顺时针
″
、
″
逆时针
″
等指示的方位或位置关系为基于附图所示的方位或位置关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字音频阵列阵列电路，其特征在于，包括：至少二个数字音频单元，其中每个所述数字音频单元用以将接收到的声波转换成数字音频信号，且每个所述数字音频单元均包括一个左右声道组态输入端；以及一个系统主控单元，连接所述至少二个数字音频单元，用以控制所述至少二个数字音频单元并接收所述至少二个数字音频单元的所述数字音频信号，其中所述系统主控单元是以分时多任务的方式连接所述至少二个数字音频单元，且每个所述数字音频单元的所述左右声道组态输入端用以接收同一个同步讯号。。2.如权利要求1所述的数字音频阵列电路，其特征在于，更包括同步讯号走线，其中所述系统主控单元更包括同步讯号输出端，所述同步讯号走线电性连接所述同步讯号输出端及每个所述数字音频单元的所述左右声道组态输入端。3.如权利要求2所述的数字音频阵列电路，其特征在于，所述系统主控单元更包括字符选择讯号端，且每个所述数字音频单元均包括一个字符选择讯号输入端与一个字符选择讯号输出端。4.如权利要求3所述的数字音频阵列电路，其特征在于，所述系统主控单元的所述字符选择讯号端电性连接至其中一个所述数字音频单元的所述字符选择讯号输入端且所述数字音频单元的所述字符选择讯号输出端电性连接至另一个所述数字音频单元的所述字符选择讯号输入端。5.如权利要求4所述的数字音频阵列电路，其特征在于，每个所述数字音频单元均包括一段程序，用以辨识所述左右声道组态输入端接收的讯号是否...

【专利技术属性】
技术研发人员：陈翰宁，姜建宇，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：