半导体集成装置及其制造方法制造方法及图纸

一种半导体集成装置的制造方法，其特征在于：包括：　　　　在由划线划分的半导体基板的各区域中形成集成电路元件的第一工序；　　　　跨邻接的集成电路元件的边界形成内部布线的第二工序；　　　　在所述半导体基板的背面，沿着所述划线形成使所述内部布线的一部分露出的沟的第三工序；　　　　覆盖所述半导体基板的背面和所述沟，形成金属膜的第四工序；　　　　对所述金属膜构图，形成外部布线，并且在所述沟的底部除去所述金属膜的第五工序；　　　　覆盖所述外部布线和所述沟的底部，形成保护膜的第六工序；　　　　沿着所述划线分割所述半导体基板的第七工序。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在元件的侧面具有金属的外部布线的。
技术介绍
为了实现半导体集成装置的芯片尺寸的小型化，使用从元件侧面引出外部布线的芯片尺寸封装(CSP)。图12A和12B表示使用芯片尺寸封装的半导体集成装置的外观图。通常，芯片尺寸封装的半导体集成装置的构造为把半导体芯片10隔着环氧等的树脂层12由上部支撑基体14和下部支撑基体16夹入，从其侧面引出外部布线18，并将其连接在设置于元件背面上的球状端子20上。具有这样构造的芯片尺寸封装的半导体集成装置如图13～图19所示，通过进行以下工序而制造形成把半导体芯片10的两面隔着树脂层12由上部支撑基体14和下部支撑基体16夹入的层叠体的层叠体形成工序(S10)；从下部支撑基体16一侧，通过基于切片锯的切削，把沟(切口沟)24形成反V字型，使半导体芯片10的内部布线26的端部28露出的切削工序(S12)；在沟24的内部形成金属膜30的金属膜形成工序(S14)；对该金属膜30构图，形成连接内部布线26的端部28和缓冲部件32的外部布线18的构图工序(S16)；形成保护膜34的保护膜形成工序(S18)；形成球状端子20的端子形成工序(S20)；把沟24的底部作为切割线进行切断的切片工序(S22)。通过所述以往技术制造的芯片尺寸封装的半导体集成装置如图20的端部放大图所示，位于元件侧面的外部布线18的端部36未被保护膜34覆盖，存在着易受来自元件外部的腐蚀的问题。结果，外部布线18容易从元件侧面剥离，与内部布线26的接触电阻也增大，产生半导体集成装置的动作可靠性下降的问题。此外，在切片工序(S22)后，为了用保护膜覆盖外部布线18的端部36，有必要对切断的各半导体集成装置另外进行保护膜的涂敷处理，所以造成生产效率的显著下降。
技术实现思路
本专利技术是鉴于所述技术问题而提出的，其目的在于提供一种至少能够解决所述问题的一个，能防止位于元件侧面的外部布线的腐蚀的。用于解决所述问题的本专利技术是一种半导体集成装置的制造方法，其特征在于包括在由划线划分的半导体基板的各区域中形成集成电路元件的第一工序；跨邻接的集成电路元件的边界形成内部布线的第二工序；在所述半导体基板的背面，沿着所述划线形成使所述内部布线的一部分露出的沟的第三工序；覆盖所述半导体基板的背面和所述沟，形成金属膜的第四工序；对所述金属膜构图，形成外部布线，并且在所述沟的底部除去所述金属膜的第五工序；覆盖所述外部布线和所述沟的底部，形成保护膜的第六工序；沿着所述划线分割所述半导体基板的第七工序。此外，用于解决所述课题的本专利技术的其他形态是一种半导体集成装置，其特征在于包括在半导体基板上形成了集成电路元件的半导体芯片；形成在所述半导体基板上，延迟到所述半导体基板的侧边的内部布线；绕过所述半导体芯片的侧面配置，与所述内部布线连接的外部布线；所述外部布线的端部有保护膜覆盖。附图说明图1是表示本专利技术实施例的集成电路元件的形成工序的图。图2是表示本专利技术实施例的内部布线的形成工序的图。图3是表示本专利技术实施例的层叠体的形成工序的图。图4是表示本专利技术实施例的切削工序的图。图5是表示本专利技术实施例的金属膜形成工序的图。图6是表示本专利技术实施例的构图工序的图。图7是表示本专利技术实施例的保护膜形成工序的图。图8是表示本专利技术实施例的端子形成工序的图。图9是表示本专利技术实施例的切片工序的图。图10是表示本专利技术实施例的构图工序中的金属膜的除去的样子的图。图11是本专利技术实施例的半导体集成装置的端部放大图。图12A、图12B是表示芯片尺寸封装的半导体集成装置的外观的图。图13是表示以往技术的层叠体形成工序的图。图14是表示以往技术的切削工序的图。图15是表示以往技术的金属膜形成工序的图。图16是表示以往技术的构图工序的图。图17是表示以往技术的保护膜形成工序的图。图18是表示以往技术的端子形成工序的图。图19是表示以往技术的切片工序的图。图20是以往的半导体集成装置的端部放大图。具体实施例方式本专利技术实施例的半导体集成装置的制造方法如图1～图9所示，基本上由集成电路元件形成工序(S30)、内部布线形成工序(S32)、层叠体形成工序(S34)、切削工序(S36)、金属膜形成工序(S38)；构图工序(S40)、保护膜形成工序(S42)、端子形成工序(S44)、切片工序(S46)构成。工序S30的集成电路元件形成工序如图1所示，在由划线划分的半导体芯片10(晶片)的各区域形成集成电路元件。半导体芯片10可采用硅、砷化镓等一般的半导体材料，集成电路元件的形成通过众所周知的半导体工艺进行。工序S32的内部布线形成工序如图2所示，在半导体芯片10的表面跨相邻的集成电路元件的边界，隔着氧化膜形成内部布线26。该内部布线26通过形成在氧化膜中的接触孔，与集成电路元件电连接。此外，作为内部布线26的材料，可以把银、金、铜、铝、镍、钛、钽、钨等的一般在半导体器件中使用的材料作为主材料。当考虑电阻值或材料的加工性时，适合使用铝。此外，为了避免元件外部的腐蚀，更适合使用包含0.1原子％以上20原子％以下范围的铜的铝。此外，为了降低与以后形成的外部布线的接触电阻，希望内部布线26的膜厚为1μm以上。而为了提高布线的加工精度，并且缩短成膜时间，希望为10μm以下。在工序S34的层叠体形成工序中，如图3所示，在形成集成电路元件的半导体芯片10的表面背面涂敷环氧结合剂等的树脂层12，由上部支撑基体14和下部支撑基体16夹着形成层叠体。这时，从背面一侧用机械研磨、化学研磨等磨半导体芯片10，使半导体芯片10的厚度变薄，从背面一侧沿着划线蚀刻半导体芯片10，加工成使层叠内部布线26的氧化膜的表面露出。上部支撑基体14和下部支撑基体16可从玻璃、塑料、金属或陶瓷等的在半导体器件的封装中所使用的材料中适当选择使用。例如，当在硅基板上形成固态摄像元件时，作为上部支撑基体，适合使用透明的玻璃和塑料。接着，在下部支撑基体16的表面上在以后的工序中形成球状端子20的位置形成缓冲部件32。该缓冲部件32起到缓和球状端子20所受的应力的垫子的作用。作为缓冲部件32，适合使用具有柔性，并且可被进行构图的材料，适合使用感光性环氧树脂。在工序S36的切削工序中，如图4所示，从下部支撑基体16到达上部支撑基体14，通过切片锯等，形成倒V字型沟(切口沟)24。结果，使内部布线26的端部28在沟24的内表面露出。在工序S38的金属成膜工序中，如图5所示，在形成沟24的下部支撑基体16一侧形成金属膜30。该金属膜30也形成在沟24的底面和侧面，通过在下述构图工序中进行形状加工，形成把内部布线26向外部引出的外部布线18。作为金属膜30的材料，可把银、金、铜、铝、镍、钛、钽、钨等的一般在半导体器件中使用的材料作为主材料。当考虑电阻值和材料的加工性时，适合使用铝。此外，为了避免来自元件外部的腐蚀，更适合使用包含0.1原子％以上20原子％以下范围的铜的铝。在工序S40的构图工序中，如图6所示，把金属膜30构图为规定的布线图案，进行外部布线18的形状加工。在构图中，可使用现有的光刻技术、蚀刻技术。在工序S40中，与构图同时，除去在沟24的底面形成的金属膜30。即，如图10所示，覆盖沟24的底部以外形成抗蚀图形38，以该抗蚀图形3本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体集成装置的制造方法，其特征在于包括在由划线划分的半导体基板的各区域中形成集成电路元件的第一工序；跨邻接的集成电路元件的边界形成内部布线的第二工序；在所述半导体基板的背面，沿着所述划线形成使所述内部布线的一部分露出的沟的第三工序；覆盖所述半导体基板的背面和所述沟，形成金属膜的第四工序；对所述金属膜构图，形成外部布线，并且在所述沟的底部除去所述金属膜的第五工序；覆盖所述外部布线和所述沟的底部，形成保护膜的第六工序；沿着所述划线分割所述半导体基板的第七工序。2.根据权利要求1所述的半导体集成装置的制造方法，其特征在于在所述第七工序中，以比所述沟的底部还窄的切断宽度分割所述半导体基板。3.根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：铃木信广，今井宪次，北村勇也，山口惠一，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：