多层半导体器件及其制造方法技术

一种半导体器件，包括：多层布线基板，其中多层布线图形层通过绝缘层叠置。多层布线基板具有第一半导体元件安装表面和与第一表面相对的第二表面。半导体元件安装并连接到在第一表面的连接焊盘上。芯片电容器排列并连接到在第二表面的连接焊盘上。电源电路包括将电力提供到半导体元件的芯片电容器。将第一连接焊盘与第二连接焊盘电连接的导体路径基本上垂直地延伸穿过多层布线基板，以将导体路径的长度减到最小，以便芯片电容器位于半导体元件的相对侧。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件及其制造方法。具体地，本专利技术涉及一种半导体器件，其中通过电源电路将电力提供到半导体元件，半导体元件安装在多层布线基板的一个表面上的半导体元件安装面上，电源电路包含排列在多层布线基板的另一表面上的芯片电容器，在多层布线基板上多个布线图形层通过绝缘层叠置。本专利技术也涉及半导体器件的制造方法。在图8所示的半导体器件中，为了将电力稳定地提供到集成度和处理速度增加的半导体元件31中，在用于提供电力的连接焊盘370和用于将多层布线基板340接地的连接焊盘370之间提供芯片电容器32。以芯片电容器32与半导体元件31相对的方式，该芯片电容器32安装在一个表面上形成有半导体元件安装面的多层布线基板340的另一表面上。根据图8所示的半导体器件，当芯片电容器32提供在电源电路中向半导体元件31提供电力时，可以减少大量开关元件引起的开关噪声。因此，电力可以稳定地提供到半导体元件31。然而，在图8所示的半导体器件中，半导体元件31和芯片电容器32通过形成在多层布线基板340上的布线图形110和通路160相互电连接。如图8所示，该通路160阶梯式地形成，以便相互叠置的多层布线图形110可以相互电连接，布线图形110排列在相同的平面上。因此以Z字形方式形成将半导体元件31与芯片电容器32电连接的导体路径。由此，导体距离长并且电感增加。由于以上原因，不可能显著地减少开关噪声的发生。为了解决以上问题，本专利技术人进行了调查研究并发现当尽可能线性地形成将安装在多层布线基板两个表面上的半导体元件与芯片电容器电连接的导体路径时，可以减少导体路径的电感。以此方式，本专利技术人完成了本专利技术。根据本专利技术，提供一种半导体器件，包括多层布线基板，其中多层布线图形层通过绝缘层叠置，多层布线基板具有第一半导体元件安装表面和与第一表面相对的第二表面；第一连接焊盘，形成在多层布线基板的第一半导体元件安装表面上；第二连接焊盘，形成在多层布线基板的第二表面上；安装并连接到第一连接焊盘的半导体元件；排列并连接到第二连接焊盘的芯片电容器；包括将电力提供到半导体元件的芯片电容器的电源电路；以及将第一连接焊盘与第二连接焊盘电连接的导体路径，导体路径基本上垂直地延伸穿过多层布线基板，以将导体路径的长度减到最小，以便芯片电容器位于半导体元件的相对侧。根据本专利技术的另一方案，提供一种半导体器件的制造方法，包括以下步骤制备多层布线基板，其中多层布线图形层通过绝缘层叠置，多层布线基板具有第一和第二表面，形成在第一表面上的第一连接焊盘，形成在第二表面上的第二连接焊盘，以及将第一连接焊盘与第二连接焊盘电连接的导体路径，导体路径基本上垂直地穿过多层布线基板，以将导体路径的长度减到最小；以及分别将半导体元件安装并电连接到第一连接焊盘，也安装芯片电容器并将芯片电容器与第二连接焊盘电连接。在本专利技术中，当借助穿过形成多层布线基板的绝缘层的通路形成导体路径时，可以通过简单的方法正确地形成线性导体路径。通过使用叠置的通路和/或通孔作为通路正确地实现线性导电路径。当使用多层布线基板，在多层布线基板的基板芯的两个表面上通过绝缘层叠置有多层布线图形，并且借助穿透基板芯和绝缘层的通路，叠置的布线图形相互通信，它可以将电力稳定地提供到安装在多层布线基板的半导体元件上，多层布线基板适合于高密度地排列部件的结构。根据本专利技术，提供一种在多层布线基板的另一表面上的芯片电容器，位于最靠近安装在多层布线基板的一个表面上的半导体元件的部分，并且形成将半导体元件与芯片电容器连接的导体路径，它垂直于安装的半导体元件延伸到多层布线基板的另一表面。由于以上结构，可以通过最短的导体路径将排列在多层布线基板两个表面上的半导体元件与芯片电容器电连接。由此，可以减少将半导体元件与芯片电容器电连接的导体路径的电感，可以显著减少开关噪声的发生。本专利技术的半导体器件的一个实施例显示在附图说明图1(d)中。在图1(d)所示的半导体器件中，在多层布线基板34的一个表面上安装半导体元件31，在多层布线基板34的另一个表面上，直接位于半导体元件31下面的位置处，提供芯片电容器32。换句话说，芯片电容器32排列在多层布线基板34的另一个表面上垂直于半导体元件31的方向中，半导体元件31安装在多层布线基板34的一个表面上。在该半导体元件31中，提供在图中未示出的电源端、接地端以及输出端。通过焊料突点33，它们相应地连接用于提供电力的连接焊盘37v、用于接地的连接焊盘37r以及用于输出的连接焊盘37s。芯片电容器32通过焊料突点36与用于提供电力的连接焊盘38v和用于接地的连接焊盘38r连接。形成在多层布线基板34的另一个表面上用于提供电力的连接焊盘38v和用于接地的连接焊盘38r排列在垂直于用于提供电力的连接焊盘37v和用于接地的连接焊盘37r到多层布线基板34的另一个表面的方向中。此外，在图1(d)所示的半导体器件中，通过用于提供电力的导体路径35v和用于接地的导体路径35r，排列在多层布线基板34的一个表面上用于提供电力的连接焊盘37v和用于接地的连接焊盘37r分别电连接排列在多层布线基板34的另一个表面上用于提供电力的连接焊盘38v和用于接地的连接焊盘38r，导体路径的轮廓为线性。沿垂直于从排列在多层布线基板34的一个表面上用于提供电力的连接焊盘37v和用于接地的连接焊盘37r向下延伸到多层布线基板34的另一个表面，形成用于提供电路的导体路径35v和用于接地的导体路径35r。通过利用形成在多层布线基板34上的通路制成用于提供电力的导体路径35v和用于接地的导体路径35r。也就是，多层布线基板34如下组成。在其上形成有布线图形11a的基板芯10的两个表面上，通过绝缘层叠置两层布线图形11b，11c，通过穿过绝缘层的通路16和穿过基板芯10的通路14，布线图形11a，11b，11c相互电连接。当这些通路14，16相互叠置地形成类似柱状时，形成轮廓为线性的用于提供电力的导体路径35v和用于接地的导体路径35r。以下面的方式形成以上通路14，16。以穿过基板芯10的通孔通路的空心部分用填料21填充的方式形成通路14，以用金属填充形成在绝缘层上通路孔的方式形成通路16。因此，可以将通路16放置在通路14的两个表面上，以便相互叠置的通路形成得类似柱状。在图1(d)所示的半导体器件中，芯片电容器32排列在垂直于从安装在多层布线基板34的一个表面上的半导体元件31向下延伸到多层布线基板34的另一个表面的平面的方向中。通过沿该垂直面形成的用于提供电力的导体路径35v和用于接地的导体路径35r，半导体元件31和芯片电容器32通过最短的距离相互电连接。由于以上结构，与图8所示的半导体器件相比，图1(d)所示的半导体器件的优点在于可以尽可能地减小连接半导体元件31和芯片电容器32的导电路径。因此，可以减小导体路径的电感并显著减少开关噪声的发生。由此，电力可以稳定地提供到半导体元件31。在这种连接结构中，参考数字39为用于安装的外部连接端的焊料突点。图1(d)所示的半导体器件在图1(a)到1(c)所示的工艺中制造。首先，根据图1(a)所示的工艺形成基板芯10。基板芯10由如玻璃环氧树脂基板的树脂基板或者BT(双马来酰亚胺三嗪)基板组成。当使用本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多层布线基板，其中多层布线图形层通过绝缘层叠置，所述多层布线基板具有第一半导体元件安装表面和与所述第一表面相对的第二表面；第一连接焊盘，形成在所述多层布线基板的第一半导体元件安装表面上；第二连接焊盘，形成在 所述多层布线基板的第二表面上；安装并连接到所述第一连接焊盘的半导体元件；排列并连接到所述第二连接焊盘的芯片电容器；包括将电力提供到所述半导体元件的所述芯片电容器的电源电路；以及将所述第一连接焊盘与所述第二连接焊盘电连接的导体 路径，所述导体路径基本上垂直地延伸穿过所述多层布线基板，以将导体路径的长度减到最小，以便芯片电容器位于所述半导体元件的相对侧。

【技术特征摘要】
【国外来华专利技术】JP 2002-3-12 066349/20021.一种半导体器件，包括多层布线基板，其中多层布线图形层通过绝缘层叠置，所述多层布线基板具有第一半导体元件安装表面和与所述第一表面相对的第二表面；第一连接焊盘，形成在所述多层布线基板的第一半导体元件安装表面上；第二连接焊盘，形成在所述多层布线基板的第二表面上；安装并连接到所述第一连接焊盘的半导体元件；排列并连接到所述第二连接焊盘的芯片电容器；包括将电力提供到所述半导体元件的所述芯片电容器的电源电路；以及将所述第一连接焊盘与所述第二连接焊盘电连接的导体路径，所述导体路径基本上垂直地延伸穿过所述多层布线基板，以将导体路径的长度减到最小，以便芯片电容器位于所述半导体元件的相对侧。2.根据权利要求1所述的半导体器件，其中所述导体路径包括通路，每个通路穿过用来形成所述多层布线基板的绝缘层。3.根据权利要求2所述的半导体器件，其中每个所述通路为叠层通路或通孔通路。4.根据权利要求1所述的半导体器件，其中所述多层布线基板包括具有第一和第二表面的基板芯；以及分别在基板芯的所述第一和第二表面上通过绝缘层叠置的多个布线图形层；以及穿过所述基板芯的第二通路，用来互连所述布线图形层。5.根据权利要求1所述的半导体器件，其中所述多层布线基板包括具有第一和第二表面的基板芯；以及分别在基板芯的所述第一和第二表...

【专利技术属性】
技术研发人员：堀川泰爱，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：JP[日本]