【技术实现步骤摘要】
本专利技术涉及一种集成电路,特别涉及一种高压驱动集成电路的制造工 艺,属于半导体制造
技术介绍
对于高压(HIGH VOLTAGE)的驱动器产品,其所涉及到的指令处理器(CP) 不能消除一些边缘芯片所引发的故障。这些故障很可能会传递给最终面板 的使用者,再者,由于这些问题驱动芯片是由最终面板的用户所使用,可 會^会导致面板使用出现故障。也就是说,它可能导致客户使用的面板组装 厂芯片在驱动器的区域返回使用过程中,出现数据丢失。因此,目前常用 的许多芯片都被认为具有衬底缺陷。
技术实现思路
本专利技术的目的在于克服现有技术存在的以上问题,提供一种高压驱动 集成电路的制造工艺。本专利技术的目的通过以下技术解决方案来实现 高压驱动集成电路的制造工艺,包括以下步骤 第一、衬底材料选择步骤;第二、形成P型埋层步骤,即在衬底材料形成氧化层,形成P型埋层 的区域;第三、外延的生长步骤,漂光二氧化硅后,生长外延层; 第四、P-区域和P阱区域的形成步骤,生长氧化层经光刻构图;第五、P+环的形成步骤,P阱推进后,进行P环区域的光刻;第六、第一层多晶的区域的选择步骤,在P环推进后,淀积多晶硅且 磷注入,经光刻和刻蚀形成;第七、第一层多晶与第二层多晶之间介质层的选择步骤,第一层多晶 刻蚀后,再淀积氧化层,形成栅氧化;第八、第二层多晶与铝线之间介质的选择步骤,淀积第二层多晶,分 别进行P+区域、N+区域、接触 L区域的构图形成。其中第四步骤前对感光底层添加一个热氧化工艺步骤,即以炉管湿 氧方式形成热氧化物,且成长温度为950+/_5°C ,成长时间为30min-120min。 ...
【技术保护点】
高压驱动集成电路的制造工艺,包括以下步骤:第一、衬底材料选择步骤;第二、形成P型埋层步骤,即在衬底材料形成氧化层,形成P型埋层的区域;第三、外延的生长步骤,漂光二氧化硅后,生长外延层;第四、P-区域和P阱区域的形成步骤,生长氧化层经光刻构图;第五、P+环的形成步骤,P阱推进后,进行P环区域的光刻;第六、第一层多晶的区域的选择步骤,在P环推进后,淀积多晶硅且磷注入,经光刻和刻蚀形成;第七、第一层多晶与第二层多晶之间介质层的选择步骤,第一层多晶刻蚀后,再淀积氧化层,形成栅氧化;第八、第二层多晶与铝线之间介质的选择步骤,淀积第二层多晶,分别进行P+区域、N+区域、接触孔区域的构图形成,其特征在于:第四步骤前对感光底层添加一个热氧化工艺步骤,即以炉管湿氧方式形成热氧化物,且成长温度为950+/-5℃,成长时间为30min-120min。
【技术特征摘要】
1、高压驱动集成电路的制造工艺,包括以下步骤第一、衬底材料选择步骤;第二、形成P型埋层步骤,即在衬底材料形成氧化层,形成P型埋层的区域;第三、外延的生长步骤,漂光二氧化硅后,生长外延层;第四、P-区域和P阱区域的形成步骤,生长氧化层经光刻构图;第五、P+环的形成步骤,P阱推进后,进行P环区域的光刻;第六、第一层多晶的区域的选择步骤,在P环推进后,淀积多晶硅且磷注入,经光刻和刻蚀形成;第七、第一层多晶与第二层多晶之间介质层的选择步骤,第一层多晶刻蚀后,再淀积氧化层,形成栅氧化;第八、第二层多晶与铝线之间介质的选择步骤,淀积第二层多晶,...
【专利技术属性】
技术研发人员:李秋德,蔡元礼,
申请(专利权)人:和舰科技苏州有限公司,
类型:发明
国别省市:32[中国|江苏]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。