具有埋置接点的集成电路制造工艺制造技术

一种改善栅氧化层完整性并能埋置接点的集成电路制造工艺．为保证在薄的栅氧化层里蚀刻出孔，以保证埋置接点时栅氧化层的完整性，蚀刻前，最好在栅氧化层形成后尽快在其上另外淀积一层没有图案的多晶硅层，埋置接点的掩模便用于形成二级蚀刻．为进而保证栅氧化层最大的完整性，阈值电压的加入是通过一层在其加入后，栅氧化层生长之前就被除去的氧化层来完成．此法可用于Ｎ沟道金属氧化物半导体及互补型金属氧化物半导体的制造．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种制造集成电路的工艺，包括以下步骤：提供一个具有限定在预定位置上的沟道区域的基片，所述的基片由硅组成；在所述的基片上的所述的沟道区域上生长一个薄的氧化层；在所述的薄氧化层上面均匀地淀积一个多晶硅保护层；在预定的埋置接点的位 置，在所述的薄多晶硅层和氧化层里蚀刻孔点；在所述的多晶硅保护层上淀积一个栅层，在预定的位置里，将所述的栅层形成图案，以规定金属氧化物半导体（ＭＯＳ）的栅结构，并在预定的埋置接点的位置埋置接点。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：普拉迪普夏赫，
申请(专利权)人：得克萨斯仪器公司，
类型：发明
国别省市：US[美国]