专利查询
首页
专利评估
登录
注册
得克萨斯仪器公司专利技术
得克萨斯仪器公司共有29项专利
一种用于基于用户线的通信系统的中心调制解调器技术方案
一种在中心单元与远地单元之间通过共用一连接体的不同传输双绞线协调甚高速双向数据传输的方法被描述。更确切地说,周期同步的上行和下行通信周期被提供以便使其不相互重叠。共用一连接体的所有线的上行和下行通信的周期被同步。通过这种方案,所有同一连...
晶体管-晶体管逻辑型门高到低跃变加速电路制造技术
一种TTL型门高到低跃变加速电路,其中输入晶体管[14]随着在端点[10]的输入电压的跃变可在高及低阻抗状态变化.输出晶体管[16]耦合到输入晶体管[14]并随着在端点[10]处的输入跃变而改变阻抗状态.包括加速晶体管[44]的电路耦合...
用于晶体管-晶体管逻辑电路型门的可调的加速电路制造技术
本跃变加速电路包括:一输入晶体管接受可变输入电压,一输入晶体管接在输入晶体管上接受接通电流,第一二极管在负极与输入晶体管集电极相连,电阻接在二极管正极和输出端间,加速晶体管发射极与输入晶体管集电极相连以使经输入晶体管向输出晶体管提供加速...
水平结构晶体管及其制作方法技术
在被诸如氧化物之类的绝缘体完全包围的一个薄的外延岛中制成水平结构晶体管.该晶体管具有从同一掩模扩散到岛中的基极区和发射极区,从而使基极的宽度是可控的并且相对于发射极来说保持不变.多晶硅基极接触位于岛的顶部之上并通过氧化层与发射极区和集电...
具有埋置接点的集成电路制造工艺制造技术
一种改善栅氧化层完整性并能埋置接点的集成电路制造工艺.为保证在薄的栅氧化层里蚀刻出孔,以保证埋置接点时栅氧化层的完整性,蚀刻前,最好在栅氧化层形成后尽快在其上另外淀积一层没有图案的多晶硅层,埋置接点的掩模便用于形成二级蚀刻.为进而保证栅...
双端自适应折迭位线布线制造技术
在随机存取存贮器列阵中用作寻址存贮单元的布线包括被划分成多个段的位线对.在其同成对的位线的两根耦联的每一端都有读出放大器,字线对耦联在各根位线上的存贮单元寻址.当一对存贮单元读出时位线断开,使一个存贮单元经过位线耦联到读出放大器上.存贮...
高密度互补型金属氧化物半导体集成电路制造工艺制造技术
一种利用最小数量掩膜板的双阱互补型金属氧化物半导体工艺来制造诸如动态读写存贮器等的半导体器件.在氮化物构成的凹口里形成场氧化物隔离区,因而提供一个比较平坦的表面,并且使产生的侵蚀最少.用硅化、离子注入,源极/漏极区、对栅的自对准、在侧壁...
动态随机存取存贮器单元(dram)和生产方法技术
这里揭示的是动态随机存取贮器(dRAM)单元和单元阵列,连同它们的生产方法,单元包括一个场效应管,一个在衬底的沟内形成的贮能电容器和在衬底上用外延生长法形成的场效应管子沟道.场效应管的源极和漏极同衬底绝缘.管子应该靠近沟或在沟侧壁的上半...
有自测试能力的超大规模集成电路制造技术
一种自测试超大规模集成电路包括完成超大规模集成电路器件基本功能的功能块.具有内部图形发生器以便在测试控制器的控制下产生预定的图形.测试控制器响应通过接口电路从外部控制总线接收的外部信号执行预定测试程序.功能块的输出被输入到识别电路将其输...
垂直倒相器电路制造技术
本发明实施例中包括一种垂直倒相器(31,32,33).在一块N型衬底的表面,形成一层P型材料层,再依次形成一层N型层;一层P型层;一层N型和一层P型层(在制备过程中,可以掺各种不同的杂质,这并不超出本发明的范畴).再沿着以上述方法形成的...
超大规模集成电路的局部互连方法及其结构技术
在氮气氛中对暴露的壕和栅极区作自对准硅化时全面形成导电的氮化钛层.对该层制作图形以提供有数量级为每方10欧姆的薄膜电阻的局部互连并允许接触与壕边界有偏差.因局部互连层能从壕向向上叠加到场氧化物以对接触孔提供底部接触和扩散阻挡层,该孔在以...
在多晶硅上具有平滑界面的集成电路制造技术
一种得到非常平滑的多晶硅1层/层间绝缘层/多晶硅2层的界面.本质上,多晶硅1层18是无定形相的LPCVD的沉积层和用注入掺杂的.这以后沉积一种适当的绝缘层20,接着多晶硅1层18在约1000℃温度下重结晶.然后,用LPCVD沉积多晶硅2...
集成电路隔离工艺制造技术
一种通过提供几乎平滑的表面而避免由应力引起的缺陷的多凹槽绝缘工艺。在硅基片10上形成图案并蚀刻之,产生有源壕状区18和凹槽(20a—b和21a—b)。使用LOCOS方法在宽凹槽区21内生长场氧化物40,从而用氧化物将凹槽填上,并在窄凹槽...
双极型和互补金属氧化物半导体晶体管的集成制造工艺制造技术
同时制作双极型和CMOS晶体管的集成工艺。掩膜、图形制作和注入被一体化以减少复杂性,结合步骤形成PMOS和NMOS栅极导体和双极型发射极结构的分层多晶硅步骤。多晶硅被重掺杂以形成MOS晶体管栅极和另一高杂质浓度的区域,该区域嗣后被扩散至...
利用CMOS工艺制造双极型晶体管制造技术
本发明揭示了一种双极型晶体管,及其与MOSFET器件兼容的制造方法。晶体管本征基区(54)形成于半导体阱(22)的表层,并被一层栅氧化层(44)覆盖。栅氧化层(44)上开出窗口,并且其上淀积掺杂多晶硅,形成与基区(54)接触的多晶硅发射...
动态随机存取存储单元制造方法技术
在半导体基片20内形成一条沟槽,该沟槽内填入多晶硅以形成存储电容器的一个极板34,基片20用作该电容器的另一极板,沟槽的其余部分随后填有二氧化硅38,随后在二氧化硅上蚀刻图形,露出一部分侧壁直至多晶硅电容器极板,随后在多晶硅电容器极板和...
非易失性存储器及其制造方法技术
一种得到非常平滑的多晶硅1层/层间绝缘层/多晶硅2层的界面,本质上,多晶硅1层18是无定形相的LPCVD的沉积层和用注入掺杂的,这以后沉积一种适当的绝缘层20,接着多晶硅1层18在约1000℃温度下重结晶,然后,用LPCVD沉积多晶硅2...
超大规模集成电路静态随机存储器制造技术
在氮气氛中对暴露的壕和栅极区作自对准硅化时全面形成导电的氮化钛层。对该层制作图形以提供有数量级为每方10欧姆的薄膜电阻的局部互连并允许接触与壕边界有偏差。因局部互连层能从壕向上叠加到场氧化物以对接触孔提供底部接触和护散阻挡层,该孔在以后...
动态随机存取存储单元制造技术
在半导体基片20内形成一条沟槽,该沟槽内填入多晶硅以形成存储电容器的一个极板34,基片20用作该电容器的另一极板,沟槽的其余部分随后填有二氧化硅38,随后在二氧化硅上蚀刻图形,露出一部分侧壁直至多晶硅电容器极板,随后在多晶硅电容器极板和...
垂直双极型晶体管制造技术
双极型和CMOS晶体管。掩膜、图形制作和注入被一体化以减少复杂性,形成PMOS和NMOS栅极导体和双极型发射极结构的分层多晶硅。多晶硅被重掺杂以形成MOS晶体管栅极和另一高杂质浓度的区域,该区域嗣后被扩散至双极型基区。对双极型晶体管的集...
1
2
>>
尾页
科研机构数量排行前10
华为技术有限公司
110332
珠海格力电器股份有限公司
85831
中国石油化工股份有限公司
71211
浙江大学
66957
中兴通讯股份有限公司
62307
三星电子株式会社
60653
国家电网公司
59735
清华大学
47615
腾讯科技深圳有限公司
45336
华南理工大学
44406
最新更新发明人
南通卓越纺织涂层有限公司
60
海安冠达新材料科技有限公司
18
上海阳光天创装饰工程有限公司
5
黑龙江省建筑安装集团有限公司
259
沃顿科技股份有限公司
42
周丁海
4
苏州炜隆灿科技有限公司
3
天津大学
39637
中原电子技术研究所中国电子科技集团公司第二十七研究所
10
雄县森朗生物降解制品有限公司
12