集成电路隔离工艺制造技术

一种通过提供几乎平滑的表面而避免由应力引起的缺陷的多凹槽绝缘工艺。在硅基片１０上形成图案并蚀刻之，产生有源壕状区１８和凹槽（２０ａ—ｂ和２１ａ—ｂ）。使用ＬＯＣＯＳ方法在宽凹槽区２１内生长场氧化物４０，从而用氧化物将凹槽填上，并在窄凹槽区２０内沉积上平整场氧化物４４。当将结构进行蚀刻得到一平整的表面后，使用标准步骤制备有源器件，该方法只使用一个光刻掩蔽步骤，使电有源区的宽度损失量极小。（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
概括地说，本专利技术属于集成电路领域，更具体地说，本专利技术涉及应用于具有亚微米线度的超大规模集成电路的一种绝缘工艺方法。在集成电路技术中，有必要将有源器件的有源区(或称“壕状区”(moat regions))互相隔开。在使用MOS工艺的大规模集成电路和超大规模集成电路中，通常是采用LOCOS(硅的局部氧化)的方法来完成有源区的绝缘的。为实施LOCOS方法，要使用一种在一块薄的氧化物块的表面上的呈一定图案的氮化物，把将作为壕状区的硅基片区域覆盖住。通过将硅基片的未覆盖区域暴露在一高温氧化环境之中，使仅仅在被暴露的区域内才能形成一个相对较厚的场氧化物(field oxide)。然而，该LOCOS工艺不仅在被暴露的硅区域的竖直方向上形成场氧化物，而且，该氧化物还在氮化物掩膜边缘下面的横向生长。氮化物下面的该横向氧化物侵蚀被称为“鸟嘴状”(birds-beak)，它的厚度可以长到约为氧化物厚度的一半;因此，在这种绝缘工艺中有效区域受到了浪费。就标准的LOCOS方法而言，为了要减小“鸟嘴状”，场氧化物的厚度必须适当减小，不然的话，剩下的“壕状区”对于有源器件的生产就不够了。但是，场氧化物厚度的减小将降低电路的性能，这是因为相互连接电容增加了。此外，对于通过场氧化物加在一导体之上的一给定电压来说，随着氧化物厚度的减小，场氧化物下面的“壕状区”之间的漏电流迅速增加，导致了相邻区之间的绝缘变差。在标准LOCOS工艺中，已发展了几种减少氧化物侵蚀量的绝缘工艺。在一种称之为SWAMI(侧壁掩蔽绝缘)的方法中，使用一种硅蚀剂和侧壁氮化物层(形成在凹进去的硅区域的侧面的氮化硅层)来抑制场氧化物的横向侵蚀。这种使侵蚀接近于零的关键之处在于引进了氮化物侧壁，该侧壁在氧化物生长的过程中被升起(liftedUp)。尽管SWAMI工艺方法减小了场氧化物的侵蚀，但它也有其局限性。一个局限在于氧化掩膜(在氮化物侧壁层之后涂覆上去的)在第一层氮化物和氮化物侧壁层的交接点有断裂的倾向。这一断裂的发生主要是起因于在侧壁工艺方法中的垂直方向上的过分蚀刻(normal over-etching)，这种断裂被场氧化物的定域侵蚀所证实，在图形的弯角处尤其容易发生。这种常规的SWAMI工艺方法的另一个局限在于，由于氮化物侧壁的存在，该方法对于在硅基片中缺陷产生的灵敏度的提高。还有一个局限在于，由于一个与壕状区相邻的区域具有一个相对薄的氮化物，而该区域没有包含足够的通道阻止杂质，因而，在晶体管特性中将发生双阈值(double threshold)现象。有一种对SWAMI的改进，称为改进的全框架全凹进(fully-framed-fully-recessed，MF3R)绝缘方法，降低了SWAMI的局限性。当氮化物、氧化物以及凹进去的硅层被图案成形并蚀刻完毕以后，这种工艺方法采用一种“潜挖和再填充”(undercut and backfill)工艺，在这种工艺中，氮化物层在横向通过湿蚀法潜挖200-1000埃。再用一种第二氧化物填料填充潜挖洞穴，随后再在其上面覆上一层同样的氮化物侧壁，从而使两层氮化物之间的连接面积增大。在氧化物/氮化物/氧化物侧壁的蚀刻以及随后的场氧化物形成过程中这一增大了的面积保持了氮化物至氮化物连接的完整性。这种MF3R工艺方法的一个主要局限在于，硅的凹槽蚀刻(recess-etched)只能达到约2000埃的深度，这有可能致使有源区之间的绝缘不充分。另一种用于器件的绝缘的方法是氧化物掩埋(buried oxide)(BOX)方法。在BOX方法中生长一层减轻应力的(stress relief)氧化物层，然后用化学汽相沉积(CVD)法沉积上氮化硅。然后，将氮化物/氧化物堆形成图形，并用标准的石版印刷工艺进行蚀刻，正如在SWAMI工艺中一样，蚀刻完了以后沉积上一层更厚的氧化物层，尽管CVD氧化物层填满了蚀刻成凹陷的硅区域，该(氧化物)层是不平的，这是由于氧化物是沉积在宽的凹蚀区域的，因而在CVD氧化物层中产生了凹陷。为了形成一个平整的表面，使用一种第二光致抗蚀剂(photoresist)的图形，用光蚀剂(photoresist)材料填上这些凹陷，使用一种第三光致抗蚀剂(photoresist)涂在整个表面上，从而产生一个相当平整的表面。使用一种光致抗蚀剂(pho-toresist)/氧化物蚀刻剂按相同的比率对光致抗蚀剂(photoresist)和氧化物进行反复腐蚀(etch-back)，从而在任何残存的光致抗蚀剂去除以后，得到一个相当平整的氧化物表面。BOX工艺方法有两个主要问题。第一个问题是，该方法需要两个石刻掩蔽步骤，增加了工艺的复杂性。其次，该BOX方法要采用一种要求极高的抗蚀剂反复腐蚀工艺。实际上，这种spun-on的抗蚀剂的厚度取决于图形面积的密度，在致密度较高的区域内，光致抗蚀剂层将较薄一些。因此抗蚀剂反复腐蚀以后，经蚀刻的表面将不是均匀的，一些有源区的表面可能受到蚀刻剂的极大地腐蚀。从上文可见，需要一种绝缘工艺，它能在产量高的情况下提供大致上平整的表面，而基本上没有壕状侵蚀(moat encrochment)或者在有源区附近没有由应力产生的缺陷。此外，我们对于绝缘工艺，要求其能够提供一种基本上平整的表面，而只使用一次掩模来形成图形。这种改进的绝缘工艺对于壕状区之间的窄的和宽的凹槽都能提供平整的表面。根据本专利技术，我们提供一种绝缘工艺，它基本上消除了或避免了与现有绝缘工艺相关联的缺点和困难。根据本专利技术的另一个方面，提供了一种用于在由窄的和宽的凹槽分开的半导体基片中绝缘壕状区的方法。在宽的凹槽中生长第一场氧化物，然后，在基片上沉积上第二场氧化物，用以充填窄的凹槽以及宽凹槽的任何未填充部分。根据本专利技术的再一个特征，还提供了一种在硅基片中制备集成电路的绝缘区的方法。基片的预定的部分由一个氧化物垫层和一层第一氮化硅层覆盖。贯穿氧化物垫层和第一氮化物层至基片蚀刻宽的和窄的凹槽以形成与此凹槽相邻的壕状区。在基片上沉积一层第二氮化硅。蚀刻一些宽的凹槽，以便在宽凹槽的底部，贯穿所述第二氮化硅层基片“开出”(clear)一条缝隙来。在宽凹槽内被所述缝隙暴露的基片区域上生长形成一层第一场氧化物，一层第二场氧化物层沉积下来以填充窄凹槽和宽凹槽的剩余部分。随后，所述第二场氧化物被平整至一个与凹槽的顶部边缘的高度近似地相平的高度，从而形成介乎壕状区之间的绝缘区。下面将参照附图对本专利技术进行描述，首先是对附图的描述，其中，图1展示了本专利技术第一步的截面剖视图，其中，一个第一氮化物层，它下面有一层第一氧化物垫层，该氮化物层已用光致抗蚀剂(pho-toresest)形成了图形，其氮化物、氧化物和硅的暴露部分已进行了凹槽蚀刻(recess-etched);图2展示了本专利技术的第二阶段的截面剖视图，其中，一个第二热氧化物层已经形成，光致抗蚀剂(photoresist)已经去除;图3展示了本专利技术的处理工艺中的第三步的截面剖视图，该步骤是在沉积上一层第二氮化物层和一层厚的氧化物侧壁层以后;图4展示了本专利技术的工艺方法中的第四步的截面剖视图，其中已对氧化物侧壁进行了蚀刻;图5展示了本专利技术的工艺方法中的第五步的截面剖视图，其中，剩下的本文档来自技高网...

【技术保护点】
在由窄的和宽的凹槽分隔的半导体基片中绝缘区域的方法，它包括：仅只在宽的凹槽中生长第一场氧化物；在基体上沉积一第二场氧化物区，将窄凹槽和宽凹槽的任何剩下的未填满部分填上。

【技术特征摘要】
US 1986-7-7 882,732中所提出的而外，本发明的范围将不受任何限制。权利要求1.在由窄的和宽的凹槽分隔的半导体基片中绝缘区域的方法，它包括仅只在宽的凹槽中生长第一场氧化物；在基体上沉积一第二场氧化物区，将窄凹槽和宽凹槽的任何剩下的未填满部分填上。2.根据权利要求1所述的方法，其中，所述基体由一氧化物垫层和一氮化物层所覆盖，然后，在所述第一场氧化物长出以前蚀刻所述基片，以便给宽凹槽的底部提供缝隙。3.根据权利要求1所述的方法，其中，所述基片被一氧化物垫层，一多晶硅层和一氮化硅层所覆盖，进一步包括在所述第一场氧化物生长出来以前，蚀刻所述层，以便在宽凹槽内给基片提供缝隙。4.根据权利要求2所述的方法，其中，所述蚀刻是各向异性的。5.根据权利要求3所述的方法，其中，所述蚀刻是各向异性的。6.在硅基片中制备集成电路的绝缘区域的方法，它包括，将所述基片的预定部分用第一场氧化物层覆盖起来;用第一氮化硅层将所述第一氧化物层覆盖;从所述第一氧化物和第一氮化物层至所述基片蚀刻宽和窄凹槽，以形成与所述凹槽相邻的壕状区;在所述基片上沉积上一层第二氮化物层;蚀刻所述宽凹槽以便在所述宽凹槽底部的贯穿所述第二氮化物层，开设一条缝隙;在所述宽凹槽内的由所述缝隙所暴露的区域上生长第一场氧化物;沉积第二场氧化物层，将所述窄凹槽和所述宽凹槽的剩余部分填上;将所述第二场氧化物层平整至大约达到与所述凹槽的顶部边缘相平的高度，从而在所述壕状区间形成绝缘区。7.根据权利要求6所述的方法，进一步包括在所述第一氧化物层和所述第一氮化硅层之间形成一多晶硅层。8.根据权利要求6所述的方法，进一步包括在沉积上所述第二氮化物层之前，生长第二氧化物层以覆盖所述凹槽的侧壁。9.根据权利要求6所述的方法，进一步包括在所述第二氮化硅层上沉积上第二氧化物层，以便将所述窄凹槽填上，并至少部分地将所述宽凹槽填上。10.根据权利要求9所述的方法，其中，在所述宽凹槽内的所述第一场氧化物长出之前，将所述第二氧化物层的残余量除去。11.根据权利要求6所述的方法，进一步包括在沉积上所述第二场氧化物层之前，将所述第一和第二氮化硅层除去。12.根据权利要求6所述的方法，其中，所述凹槽将被蚀刻至约5000埃深。13.根据权利要求6所述的方法，其中，所述第二场氧化物层的厚度约为10000埃。14.根据权利要求6所述的方法，其中，所述第一场氧化物层的厚度约为10000埃。15.在单晶硅基片中制备集成电路绝缘区的方法，它包括用一氧化物垫层将所述基片的一预定部分覆盖;在所述氧化物垫层上形成一第一氮化硅层;从所述氧化物垫和第一氮化物层至所述基片对宽的和窄的凹槽进行蚀刻以形成与所述凹槽相邻的壕状区;生长第一侧壁氧化物层，将所述凹槽的侧壁覆盖;沉积上一第二氮化...

【专利技术属性】
技术研发人员：理查德A恰普曼，克莱伦斯邓万生，
申请(专利权)人：得克萨斯仪器公司，
类型：发明
国别省市：US[美国]