在多晶硅上具有平滑界面的集成电路制造技术

一种得到非常平滑的多晶硅１层／层间绝缘层／多晶硅２层的界面．本质上，多晶硅１层１８是无定形相的ＬＰＣＶＤ的沉积层和用注入掺杂的．这以后沉积一种适当的绝缘层２０，接着多晶硅１层１８在约１０００℃温度下重结晶．然后，用ＬＰＣＶＤ沉积多晶硅２层和在９５０℃温度下掺入ＰＯＣＬ－［３］，得到的多晶硅２／层间绝缘层．多晶硅１界面是一种原子范围的非常平滑的界面，甚至在其它器件制造的热循环以后也是如此，并且相信将导至优良的漏泄特性．（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及集成电路和它们的制造方法。VLSI永久性存储器和其它高压集成电路通常应用两层多晶硅，两层多晶硅之间有一种适当的绝缘层以满足在经受高电场时仅有很低漏电流的要求，通常，多晶硅层是大约在620℃温度下用LPCVD法沉积的，而绝缘层可以是在多晶硅1上的热生长的氧化物，或者它也可以是氧化物/氮化物/氧化物的复合薄膜层。在许多种集成电路结构中，特别是象EPROM和EEPROM这种永久性存储器中，多晶硅-多晶硅电容器中多晶硅和绝缘层交界面的平滑度是非常关键的，这是因为通常当氧化物生长在多晶硅上时，多晶硅和绝缘层之间的界面是非常粗糙的，正如所熟知的那样，这些凹凸不平将导至电场强度增加，因此，为了防止击穿，绝缘层的厚度必须制造得远大于界面是完全平滑时所需的厚度，现有技术的研究曾试图介决这个问题，即提供一平滑的多晶硅一绝缘层界面，但尚未取得显著的成功。据申请人所知的现有技术中最重要的参考文献汇总如下以供参考1.L.Faraone，An Improved Fabrication Process for Multi-level Polysilion Strceture.RCA Laboratories(没有指出日期-显然这是在内部流通而未曾出版的)。2.Harbek等人，LPCVD Polycrystalline SilceonGrowth and Physical Properties of In-Situ Phosphorus Doped and undoped Films，44RCA Review287(June 1983)。3.Chias等人，Developments in Thin Polyoxides for Non Volatile Memories Semiconductor International.April 1985.P156-159。4.Faraone等人，Characteriyation of Thermally Otidized n-Polycrystalline Sillcon.32 IEEE Transaction on Electron Devices-(March 1985)。在IEEE会刊电子器件分册(IEEE Transactions On Electron Device)上刊载的Faraone的一篇论文似乎是现有技术中最有用的论述，这篇论文包含有改善界面平滑度的重要建议，即下部的多晶硅层应该是无定形层面不是多晶硅层，正如现有技术所熟知的那样，那就是把沉积的温度，(例如)从625℃降低到562℃，这样的沉积层就不再是多晶硅而事实上是无定形的，这种无定形层和多晶体层相比表面要平滑得多，这是因为在多晶硅层中，晶粒边界和晶粒定向差别倾向于产生某些表面的粗糙度。但是，本专利技术的非常关键的论述是在无定形第一硅层被沉积以后，它不应该氧化，而是应该沉积一层绝缘层，而这一点是已发表的现有技术都没有包括的。这样做的理由是氧化过程使表面质量降低，其理由不仅仅在热的方面，氧化过程似乎包括氧沿着晶粒边界扩散的增加，而这晶粒边界扩散本身将产生粗糙度，因此，高质量绝缘层的化学蒸气沉积将在比低温氧化步骤温度稍低的温度下进行，但生成的界面平滑度得到极大的改善，因为氧沿着晶粒边界传送的效应基本上被避免了。因此，本专利技术与任何现有技术方法相比能提供一种非常平滑的界面。并且，应该指出的是在现有技术平滑界面的讨论中没有象本专利技术那样提出完整的可制造的方法，现有技术工艺似乎需要非常精确的温度控制来控制低温氧化步骤中所用的温度，这样精确的控制降低了生产能力。因此，本专利技术的另一个优点的改善了生产能力。并且，本专利技术还进一步提出硅层不应采用扩散掺杂(例如，应用POCl3)，而应该采用注入掺杂，注入掺杂方法使沉积的硅层进一步无定形化，因此，在较高温度绝缘层沉积步骤以后，还能有助于使这一层保持较小的晶粒尺寸。应该指出，无论应用现有技术的氧化工艺或者本专利技术的沉积绝缘层的方法，在高温阶段期间总会出现一些晶粒生长，本专利技术的令人惊奇的结果是沉积的绝缘层却保持一种非常平滑的界面，甚至当生长这种晶粒将这种无定形沉积层转换成多晶层时也是如此。在本专利技术的一类实施例中，沉积绝缘层是由氧化物/氮化物组成，并进一步热氧化形成一种氧化物/氮化物/氧化物结构，这种绝缘层对在热循周期中保持多晶硅1的表面在适当的位置上是特别有用的。也应指出，唯一已知对扩散掺杂和离子注入的相关性的讨论出现在Fanaone通信中，后者在Faraone文章中作为参考文献21被援引，申请人得到了副本，现作为附件供审查官参考。但应指出，这篇文章可能尚未发表，所以，至少在几个本专利申请希望取得专利权的国家中，按专利法不能作为恰当的参考范围。因此，本专利技术在界面质量方面提供了一个超过现有技术方法和结构的戏剧性的改进结果，这导致一种电容器(其中下层极板是多晶体，主要是硅)，该电容器在给定的绝缘层厚度下，击穿电压改善了，(采用大家所接受的质量因素来说)，电容器单位面积的电荷存贮量显著增加了。特别是本专利技术对EPROM元件有特殊的优点，在浮置门和控制门之间耦合总是希望尽可能紧密，但是两层多晶硅之间的绝缘层在所使用的电压下必须不被击穿，并且这绝缘层的漏电流必须极低以保持一个好的存贮寿命。由于本专利技术减低了多晶硅和绝缘层之间界面的粗糙度不仅有利地改善了击穿电压，而且也降低了在低于击穿电压时的漏电流。因此，按本专利技术制成的EPROM或者EEPROM单元在控制门和浮置门的耦合和漏电流方面与现有技术任何产品相比具有突出的优点和实质性的改进。因此，除了在本申请提到的其它几点以外，本专利技术至少提供了下列优点1.重复性更好的制造方法。2.降低了通过层间电容器的漏电流。3.提高了层间电容器的击穿电压。4.在给定的击穿电压下，层间电容器可以具有较高的比电容。5.可以制造一定密度的浮置门存储器晶体管从而使编程较快。本专利技术提供了一种集成电路电容器，它包括含有大于50%硅原子的第一多晶体导电层、在该导电层上的复合绝缘层、在绝缘层上的第二导电层和将电压施加到所说的电容器上的方法，假如所说的绝缘层是一种具有所说绝缘层的厚度的理想绝缘层，该电压至少是击穿所说的绝缘层所需电压的四分之一。本专利技术还提供了永久性存储器单元，它包括一晶体管通道区、一位于上面的浮置门，该浮置门容性耦合到所说的晶体管通道区、一容性耦合到所说浮置门的控制门，所说的控制门是通过绝缘层容性耦合到所说的浮置门，该绝缘层垂直于所说界面的最大局部偏差为80 。本专利技术还提供一种永久性存储器单元，它包括一晶体管通道区、一位于上面的浮置门，该浮置门容性耦合到所说的晶体管通道区、一容性耦合到所说浮置门的控制门、所说的控制门通过绝缘层容性耦合到所说的浮置门。该绝缘层垂直于界面的最大局部厚度偏差为10%。本专利技术还提供了一种永久性存储器单元的制造方法，该方法的步骤包括提供半导体主体、在永久性存贮器晶体本文档来自技高网...

【技术保护点】
一种集成电路制造中在两层导电层之间制造电容器的方法，包括下列步骤：（ａ）沉积一种包括大于５０％、处于无定形状态硅原子的第一导电层。（ｂ）在所说的第一导电层上沉积绝缘层。（ｃ）在所说的绝缘层上沉积一种第二导电层。

【技术特征摘要】
US 1986-4-1 846683书规定外，它的范围不被限止。④文件名称 页 行 补正前 补正后说明书 7 14 n-多晶硅1 n+多晶硅17 16 n-多晶硅 n+多晶硅8 6 P在P上 P在P+上8 6 具n-常规 具有n+常规权利要求1.一种集成电路制造中在两层导电层之间制造电容器的方法，包括下列步骤(a)沉积一种包括大于50%、处于无定形状态硅原子的第一导电层。(b)在所说的第一导电层上沉积绝缘层。(c)在所说的绝缘层上沉积一种第二导电层。2.根据权利要求1的方法，其中所说的第一A导电层包括大于50%的硅原子。3.根据权利要求1的方法，其中所说沉积绝缘层步骤包括低压化学蒸汽沉积。4.根据权利要求1的方法，其中沉积绝缘层的方法是沉积一种复合材料绝缘层。5.根据权利要求1的方法，其中沉积绝缘层的方法是沉积一种多层的绝缘层，该绝缘层包括多层不同的组分。6.根据权利要求1的方法，其中沉积所说的第一导电层是低于600℃的温度下完成的。7.根据权利要求1的方法，其中所说的第一层沉积的厚度小于3000。8.根据权利要求1的方法，其中所说的绝缘层沉积的总厚度小于500。9.根据权利要求1的方法，其中所说的第一导电层在所说的在其上面沉积绝缘层步骤之前，没有被氧化。10.根据权利要求1的方法，其中所说的第一导电层在所说的在其上面沉积绝缘层步骤之前，用注入法掺杂。11.一种制造永久性存储器单元的方法，包括下列各步(a)提供一种半导体主体。(b)在永久性存储器晶体管预定的位置上，形成...

【专利技术属性】
技术研发人员：凯利帕特纳姆，维维克罗，吉姆斯L佩塔森，
申请(专利权)人：得克萨斯仪器公司，
类型：发明
国别省市：US[美国]