在多晶硅上具有平滑界面的集成电路制造技术

一种得到非常平滑的多晶硅１层／层间绝缘层／多晶硅２层的界面．本质上，多晶硅１层１８是无定形相的ＬＰＣＶＤ的沉积层和用注入掺杂的．这以后沉积一种适当的绝缘层２０，接着多晶硅１层１８在约１０００℃温度下重结晶．然后，用ＬＰＣＶＤ沉积多晶硅２层和在９５０℃温度下掺入ＰＯＣＬ－［３］，得到的多晶硅２／层间绝缘层．多晶硅１界面是一种原子范围的非常平滑的界面，甚至在其它器件制造的热循环以后也是如此，并且相信将导至优良的漏泄特性．（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及集成电路和它们的制造方法。VLSI永久性存储器和其它高压集成电路通常应用两层多晶硅，两层多晶硅之间有一种适当的绝缘层以满足在经受高电场时仅有很低漏电流的要求，通常，多晶硅层是大约在620℃温度下用LPCVD法沉积的，而绝缘层可以是在多晶硅1上的热生长的氧化物，或者它也可以是氧化物/氮化物/氧化物的复合薄膜层。在许多种集成电路结构中，特别是象EPROM和EEPROM这种永久性存储器中，多晶硅-多晶硅电容器中多晶硅和绝缘层交界面的平滑度是非常关键的，这是因为通常当氧化物生长在多晶硅上时，多晶硅和绝缘层之间的界面是非常粗糙的，正如所熟知的那样，这些凹凸不平将导至电场强度增加，因此，为了防止击穿，绝缘层的厚度必须制造得远大于界面是完全平滑时所需的厚度，现有技术的研究曾试图介决这个问题，即提供一平滑的多晶硅一绝缘层界面，但尚未取得显著的成功。据申请人所知的现有技术中最重要的参考文献汇总如下以供参考1.L.Faraone，An Improved Fabrication Process for Multi-level Polysilion St本文档来自技高网...

【技术保护点】
一种集成电路制造中在两层导电层之间制造电容器的方法，包括下列步骤：（ａ）沉积一种包括大于５０％、处于无定形状态硅原子的第一导电层。（ｂ）在所说的第一导电层上沉积绝缘层。（ｃ）在所说的绝缘层上沉积一种第二导电层。

【技术特征摘要】
US 1986-4-1 846683书规定外，它的范围不被限止。④文件名称 页 行 补正前 补正后说明书 7 14 n-多晶硅1 n+多晶硅17 16 n-多晶硅 n+多晶硅8 6 P在P上 P在P+上8 6 具n-常规 具有n+常规权利要求1.一种集成电路制造中在两层导电层之间制造电容器的方法，包括下列步骤(a)沉积一种包括大于50%、处于无定形状态硅原子的第一导电层。(b)在所说的第一导电层上沉积绝缘层。(c)在所说的绝缘层上沉积一种第二导电层。2.根据权利要求1的方法，其中所说的第一A导电层包括大于50%的硅原子。3.根据权利要求1的方法，其中所说沉积绝缘层步骤包括低压化学蒸汽沉积。4.根据权利要求1的方法，其中沉积绝缘层的方法是沉积一种复合材料绝缘层。5.根据权利要求1的方法，其中沉积绝缘层的方法是沉积一种多层的绝缘层，该绝缘层包括多层不同的组分。6.根据权利要求1的方法，其中沉积所说的第一导电层是低于600℃的温度下完成的。7.根据权利要求1的方法，其中所说的第一层沉积的厚度小于3000。8.根据权利要求1的方法，其中所说的绝缘层沉积的总厚度小于500。9.根据权利要求1的方法，其中所说的第一导电层在所说的在其上面沉积绝缘层步骤之前，没有被氧化。10.根据权利要求1的方法，其中所说的第一导电层在所说的在其上面沉积绝缘层步骤之前，用注入法掺杂。11.一种制造永久性存储器单元的方法，包括下列各步(a)提供一种半导体主体。(b)在永久性存储器晶体管预定的位置上，形成...

【专利技术属性】
技术研发人员：凯利帕特纳姆，维维克罗，吉姆斯L佩塔森，
申请(专利权)人：得克萨斯仪器公司，
类型：发明
国别省市：US[美国]