半导体封装件及其制造方法技术

一种半导体封装件及其制造方法。半导体封装件包括芯片、电性接点、第一包覆体及第二包覆体。芯片具有一外侧面。电性接点形成于芯片上。第一包覆体包覆芯片的外侧面的第一部分。第二包覆体包覆芯片的外侧面的第二部分及部分电性接点。第一包覆体与第二包覆体于芯片的外侧面直接接触。

【技术实现步骤摘要】
半导体封装件及其制造方法本申请是申请人于2013年8月20日提交的、申请号为“201310364137.0”的、专利技术名称为“半导体封装件及其制造方法”的专利技术申请的分案申请。
本专利技术是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有包覆体的半导体封装件及其制造方法。
技术介绍
传统半导体封装件包括芯片及数个输出/入接点。输出/入接点例如是焊球，其形成于芯片的主动面上。半导体封装件通过焊球与外部电路板电性连接。然而，由于芯片结构越来越薄且越来越大，当半导体封装件设于电路板上过程中，芯片容易发生龟裂。
技术实现思路
本专利技术是有关于一种半导体封装件及其制造方法，可改善半导体封装件发生龟裂的问题。根据本专利技术，提出一种半导体封装件。半导体封装件包括一芯片、一电性接点、一第一包覆体及一第二包覆体。芯片具有一外侧面。电性接点形成于芯片上。第一包覆体包覆芯片的外侧面的一第一部分。第二包覆体包覆芯片的外侧面的一第二部分及部分电性接点。第一包覆体与第二包覆体于芯片的外侧面直接接触。根据本专利技术，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一芯片，芯片具有一外侧面；重布芯片于一载板黏贴膜上，芯片的外侧面的一第二部分陷入载板黏贴膜内；形成一第一包覆体覆盖芯片的外侧面的一第一部分；移除载板黏贴膜，以露出芯片；形成一电性接点于芯片上；设置一接点黏贴膜覆盖电性接点，部分电性接点陷入接点黏贴膜内；以及，形成一第二包覆体覆盖芯片的外侧面的第二部分及电性接点未受到接点黏贴膜覆盖的部分，其中第一包覆体与第二包覆体于芯片的外侧面直接接触。为让本专利技术的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：附图说明图1绘示依照本专利技术一实施例的半导体封装件的剖视图。图2绘示图1的半导体封装件的特性与电性接点的露出部分的关系图。图3A至3H绘示图1的半导体封装件的制造过程图。主要元件符号说明：10：下模具20：上模具100：半导体封装件110：芯片110s、112s、1131s、1133s、114s、130s、140s：外侧面111：接垫112：保护层113：重布层1131：第一介电层1132：线路层1133：第二介电层1133u、130u：上表面1131a、1133a：开孔110a：主动面110b：背面110s1：第一部分110s2：第二部分114：硅基材120：电性接点121：露出部分122：包覆部分123：端部130：第一包覆体140：第二包覆体140b：下表面140’：第二包覆材料140u：凹陷曲面141：树脂142：填充粒子200：载板黏贴膜300：接点黏贴膜300b：凸出曲面C1、C2：曲线H：高度h、hs：高度S：间距SP1：转角空间T：厚度具体实施方式请参照图1，其绘示依照本专利技术一实施例的半导体封装件的剖视图。半导体封装件100包括芯片110、至少一电性接点120、第一包覆体130及第二包覆体140。芯片110具有相对的主动面110a、背面110b与外侧面110s。芯片110包括至少一接垫111、保护层112及重布层113，接垫111位于主动面110a。保护层112例如是无机保护层，其覆盖芯片110的主动面110a并露出接垫111。重布层113包括第一介电层1131、线路层1132及第二介电层1133。第一介电层1131覆盖保护层112并具有至少一开孔1131a露出接垫111，使线路层1132可通过开孔1131a电性连接于露出的接垫111。第二介电层1133覆盖线路层1132的一部分且具有至少一开孔1133a露出线路层1132的另一部分，使电性接点120可形成于线路层1132的露出的另一部分上，以电性连接线路层。第一介电层1131及第二介电层1133可由聚酰亚胺(Polyimide,PI)或聚苯并恶唑(Polybenzoxozoles,PBO),苯环丁烯(Benzocyclobutene,BCB)制成。第一介电层1131与第二介电层1133的材料可相同或相异。电性接点120例如是焊料凸块，其可通过重布层113电性连接于接垫111。第一包覆体130包覆芯片110的背面110b与外侧面110s的第一部分110s1。本实施例中，第一部分110s1包括硅基材114的外侧面114s、保护层112的整个外侧面112s及第一介电层1131的外侧面1131s的一部分。另一例中，第一部分110s1包括硅基材114的整个外侧面114s与保护层112的外侧面112s的一部分；或者，第一部分110s1包括硅基材114的整个外侧面114s、保护层112的整个外侧面112s、第一介电层1131的整个外侧面1131s与第二介电层1133的部分外侧面1133s。第二包覆体140包覆第二介电层1133的上表面1133u与芯片110的外侧面110s的第二部分110s2。本实施例中，第二部分110s2包括第一介电层1131的外侧面1131s的一部分及第二介电层1133的整个外侧面1133s。另一例中，第二部分110s2包括保护层112的外侧面112s的一部分、第一介电层1131的整个外侧面1131s及第二介电层1133的整个外侧面1133s；或者，第二部分110s2包括第二介电层1133的外侧面1133s的一部分。如上所述，第一包覆体130与第二包覆体140分别包覆芯片110的外侧面110s的第一部分110s1及第二部分110s2，且第一包覆体130与第二包覆体140于芯片110的外侧面110s之处直接接触；详细来说，第一包覆体130具有一上表面130u，而第二包覆体140具有一下表面140b，其中第一包覆体130的上表面130u与第二包覆体140的下表面140b直接接触。本实施例中，上表面130u与下表面140b是于第一介电层的外侧面1131s之处直接接触；另一例中，上表面130u与下表面140b可于第二介电层1133的外侧面1133s之处直接接触；或者，上表面130u与下表面140可于保护层112的外侧面112s之处直接接触。此外，第一包覆体130覆盖芯片110的背面110b的厚度T介于约100微米至200微米之间。若厚度T过大时，容易因芯片110与第一包覆体130之间的热膨胀系数不匹配(CTEmismatch)，而导致翘曲(warpage)产生；若厚度T过小时，容易因压合控制不当，例如胶量过少或力道过大，导致压模模具(未绘示)的模面碰触到芯片110，造成芯片110损伤。第一包覆体130可包括酚醛基树脂(Novolac-basedresin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-basedresin)或其他适当的包覆剂。第一包覆体130亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成第一包覆体130，例如是压缩成型(compressionmolding)、液态封装型(liquidencapsulation)、注射成型(injectionmolding)或转注成型(transfermolding)。第一包覆体130与第二包覆体140的材质可相同或相异。第二包覆体140包含混合的树脂141与数个填充粒子142。当填充粒子142占第二包覆体140的比例愈多，则第二包覆体本文档来自技高网...

【技术保护点】
1.一种半导体封装件，其特征在于，包括：一芯片，具有一外侧面；一电性接点，形成于该芯片上；一第一包覆体，包覆该芯片的该外侧面的一第一部分；以及一第二包覆体，包覆该芯片的该外侧面的一第二部分及部分该电性接点，其中该第一包覆体与第二包覆体于该芯片的该外侧面的处直接接触。

【技术特征摘要】
1.一种半导体封装件，其特征在于，包括：一芯片，具有一外侧面；一电性接点，形成于该芯片上；一第一包覆体，包覆该芯片的该外侧面的一第一部分；以及一第二包覆体，包覆该芯片的该外侧面的一第二部分及部分该电性接点，其中该第一包覆体与第二包覆体于该芯片的该外侧面的处直接接触。2.如权利要求1所述的半导体封装件，其特征在于，该芯片包括：一重布层，具有一外侧面；其中，该第一包覆体覆盖该重布层的该外侧面的一部分，而该第二包覆体覆盖该重布层的该外侧面的另一部分。3.如权利要求2所述的半导体封装件，其特征在于，该芯片具有一主动面且包括：一接垫，形成于该主动面；以及一保护层，覆盖该主动面并露出该接垫且具有一外侧面；一重布层，包括:一第一介电层，该第一介电层覆盖该保护层并露出该接垫且具有一外侧面；一线路层，电性连接该接垫；以及一第二介电层，覆盖该线路层的一部分且具有一开孔露出该线路层的另一部分，该第二介电层具有一外侧面。4.如权利要求1所述的半导体封装件，其特征在于，该第二包覆体具有一凹陷曲面，该凹陷曲面背向该芯片的一主动面的方向。5.如权利要求4所述的半导体封装件，其特征在于，该电性接点包括：一露出部分，是该凹陷曲面与邻近的该电性接点接触的交线与该电性接点的端部之间的部分；其中，该露出部分的体积占该电性接点的体积的比例介于40％至60％之间。6.如权利要求1所述的半导体封装件，其特征在于，该第一包覆体与该第二包覆体的材质相异。7.一种半导...

【专利技术属性】
技术研发人员：蔡崇宣，蔡裕斌，谢爵安，曾国展，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71