衬底晶片上芯片结构的形成方法技术

提供一种衬底晶片上芯片结构的形成方法。所述方法包括将第一管芯及第二管芯贴合至介插器。所述方法还包括将第一衬底贴合至所述第一管芯的第一表面及所述第二管芯的第一表面。所述第一衬底包含硅。所述第一管芯的所述第一表面与所述第一管芯的贴合至所述介插器的表面相对，且所述第二管芯的所述第一表面与所述第二管芯的贴合至所述介插器的表面相对。所述方法包括将所述介插器结合至第二衬底。

【技术实现步骤摘要】
衬底晶片上芯片结构的形成方法
本专利技术实施例涉及一种衬底晶片上芯片结构及其形成方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimumfeaturesize)的重复减小(例如，使半导体工艺节点朝亚20纳米节点(sub-20nmnode)缩减)，此使得更多组件能够集成到给定区域中。近来，随着对微型化、较高速度、及较大频宽、以及较低功耗及延时的需求的增长，需要更小且更具创造性的半导体管芯封装技术。随着半导体技术的进一步发展，已出现作为用以进一步减小半导体装置的实体大小的有效替代方式的堆叠半导体装置(例如，三维集成电路(threedimensionalintegratedcircuit，3DIC))。在堆叠半导体装置中，例如逻辑电路、存储器电路、处理器电路等有源电路被制作于不同的半导体晶片上。两个或更多个半导体晶片可在彼此顶上进行安装或堆叠，以进一步减小半导体装置的形状因数(formfactor)。
技术实现思路
本专利技术实施例的一种衬底晶片上芯片结构的形成本文档来自技高网...

【技术保护点】
1.一种衬底晶片上芯片结构的形成方法，其特征在于，包括：将第一管芯及第二管芯贴合至介插器；将第一衬底贴合至所述第一管芯的第一表面及所述第二管芯的第一表面，所述第一衬底包含硅，所述第一管芯的所述第一表面与所述第一管芯的贴合至所述介插器的表面相对，且所述第二管芯的所述第一表面与所述第二管芯的贴合至所述介插器的表面相对；以及将所述介插器结合至第二衬底。

【技术特征摘要】
2016.12.30 US 62/441,001;2017.04.05 US 15/479,7351.一种衬底晶片上芯片结构的形成方法，其特征在于，包括：将第一管芯及第二管芯...

【专利技术属性】
技术研发人员：陈伟铭，吴集锡，丁国强，侯上勇，俞笃豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71