一种三维芯片堆叠芯片尺寸封装结构制造技术

本实用新型专利技术公开了一种三维芯片堆叠芯片尺寸封装结构，包含一个第一芯片和至少一个第二芯片，第一芯片具有上下两个表面，第一芯片的上表面设置有若干焊盘，焊盘上设置有焊盘导电层，第二芯片通过倒装和第一芯片上表面焊盘的导电层互连，第一芯片上设置有高于第二芯片的BGA球，第一芯片上表面、第二芯片和BGA球被模塑料包裹，BGA球顶部置于模塑料外。本实用新型专利技术在只封装第一芯片和其上设置有第二芯片和BGA球，能够更好的控制封装后的芯片高度；将BGA球直接与第一芯片连接，能够直接将热量传到至第一芯片，从而获得更好的散热效果，并且本封装结构中芯片的连接距离小，减小了芯片的翘曲，能够提供更好的电学性能。

A dimension package structure for 3D chip stacking chip

The utility model discloses a dimension package structure of a three dimensional chip stacking chip, which includes a first chip and at least one second chip. The first chip has two surfaces on the upper and lower sides, the upper surface of the first chip is provided with a number of welding plates, the welding disc is provided with a welding plate conductive layer, the second chip is flip through the flip and the first chip. The conductive layer of the face welding disc is interconnected. The first chip is provided with a BGA ball with a second chip. The upper surface of the first chip, the second chip, and the BGA ball are wrapped by the mold plastic, and the top of the BGA ball is placed outside the mold plastic. The utility model has second chips and a BGA ball on the first chip and it can better control the height of the chip after the package. The BGA ball is connected directly with the first chip, and the heat can be transmitted directly to the first chip, thus the better heat dissipation effect is obtained, and the connection distance of the chip in the package structure is small. It reduces the warpage of the chip and provides better electrical performance.

【技术实现步骤摘要】
一种三维芯片堆叠芯片尺寸封装结构
本技术属于传感器封装领域，具体涉及一种三维芯片堆叠芯片尺寸封装结构。
技术介绍
随着人们对电子产品小型化的需求，电子产品的设计朝向轻、薄、短、小的趋势发展。利用三维芯片堆叠技术可实现高密度芯片构装，并具有高效率及低耗能等优点。在传统的三维芯片堆叠工艺中将两个芯片接合在一起并且在每个芯片和衬底上的接触焊盘之间形成电连接。例如，将两个芯片相互叠加接合。然后将堆叠的芯片与载体衬底相接合并且通过引线接合将每个芯片上的接触焊盘与载体衬底上的接触焊盘电连接。然而，这要求载体衬底大于用于引线接合的芯片，且封装体包含了载体的厚度。随着人们对电子产品的电学性能要求及小型化需求越来越高，传统的三维芯片堆叠工艺已经无法满足薄小的结构及优良的电学性能。
技术实现思路
本技术的目的在于克服上述不足，提供一种三维芯片堆叠芯片尺寸封装结构，可有效减薄产品的封装厚度，改善封装产品的翘曲问题，同时可表现出优良的电学性能。为了达到上述目的，一种三维芯片堆叠芯片尺寸封装结构，包含一个第一芯片和至少一个第二芯片，第一芯片具有上下两个表面，第一芯片的上表面设置有若干焊盘，焊盘上设置有焊盘导电层，第二芯片通过倒装和第一芯片上表面焊盘的导电层互连，第一芯片上设置有高于第二芯片的BGA球，第一芯片上表面、第二芯片和BGA球被模塑料包裹，BGA球顶部置于模塑料外。所述焊盘导电层为铜、镍和金混合镀层或铜和锡混合镀层或铜、镍和锡混合镀层。所述第二芯片厚度为100～250μm。所述BGA球的直径为200～300μm，BGA球与第二芯片间的距离>20μm。BGA球为铜或聚合物核球。与现有技术相比，本技术的将所有原件一次封装在一个塑封体内，本技术在塑封时，只对芯片部分和BGA球部分进行塑封，能够更好的控制封装后的产品高度，该技术在封装时不需要加入基板，使封装后的尺寸小型薄型化，能够表现出更加优良的电学性能；将BGA球直接与第一芯片互连，表现出更加优良的散热性能，并且该封装结构中第一芯片和第二芯片的连接距离小，减小了芯片的翘曲，能够提供表现出更加优良的共面性。附图说明图1为本技术的结构示意图；其中，1、第一芯片；2、第二芯片；3、BGA球；4、焊盘；5、焊盘导电层；6、模塑料。具体实施方式下面结合附图对本技术做进一步说明。参见图1，一种三维芯片堆叠芯片尺寸封装结构，其特征在于，包含一个第一芯片1和至少一个第二芯片2，第一芯片1具有上下两个表面，第一芯片1的上表面设置有若干焊盘4，焊盘4上设置有焊盘导电层5，第二芯片2通过倒装和第一芯片1上表面焊盘的导电层5互连，第一芯片1上设置有高于第二芯片2的BGA球3，BGA球3为铜或聚合物核球，第一芯片1上表面、第二芯片2和BGA球3被模塑料6包裹，BGA球3顶部置于模塑料6外。优选的，焊盘导电层5为铜、镍和金混合镀层或铜和锡混合镀层或铜、镍和锡混合镀层。优选的，第二芯片2厚度为100～250μm，BGA球3的直径为200～300μm，BGA球3与第二芯片2间的距离>20μm。本技术的制作方法，包括以下步骤：步骤一，在芯片晶圆上的焊盘4上制作焊盘导电层5；步骤二，将芯片晶圆切割成单颗第一芯片1，将第一芯片1贴在预先粘有热分离膜的载板上；步骤三，通过倒装焊接工艺将第二芯片2固定于第一芯片1的焊盘导电层5上；步骤四，将BGA球3固定于大芯片12的焊盘导电层5；步骤五，模塑料6包裹第一芯片1、第二芯片2和BGA球3，BGA球3顶部置于模塑料6外；步骤六，将塑封后的产品从载板分离，并切割成单颗封装体，完成三维芯片堆叠芯片的封装。本技术的制作方法，包括以下步骤：步骤一，在芯片晶圆上的焊盘4上制作焊盘导电层5；步骤二，在芯片晶圆的焊盘导电层5上植BGA球3；步骤三，通过倒装焊接工艺将第二芯片2设置于焊盘导电层5上；步骤四，将芯片晶圆整体进行塑封，模塑料6包裹芯片晶圆上表面、第二芯片2、BGA球3，BGA球3顶部置于模塑料6外；步骤五，参见图1，通过刻蚀去胶工艺，去掉芯片晶圆上BGA球3顶部的模塑料6，露出BGA球3顶部；步骤六，将完成去胶的芯片晶圆进行切割成单颗封装体，完成三维芯片堆叠芯片的封装。本文档来自技高网...

【技术保护点】
1.一种三维芯片堆叠芯片尺寸封装结构，其特征在于，包含一个第一芯片(1)和至少一个第二芯片(2)，第一芯片(1)具有上下两个表面，第一芯片(1)的上表面设置有若干焊盘(4)，焊盘(4)上设置有焊盘导电层(5)，第二芯片(2)通过倒装和第一芯片(1)上表面焊盘的导电层(5)互连，第一芯片(1)上设置有高于第二芯片(2)的BGA球(3)，BGA球(3)为铜或聚合物核球，第一芯片(1)上表面、第二芯片(2)和BGA球(3)被模塑料(6)包裹，BGA球(3)顶部置于模塑料(6)外。

【技术特征摘要】
1.一种三维芯片堆叠芯片尺寸封装结构，其特征在于，包含一个第一芯片(1)和至少一个第二芯片(2)，第一芯片(1)具有上下两个表面，第一芯片(1)的上表面设置有若干焊盘(4)，焊盘(4)上设置有焊盘导电层(5)，第二芯片(2)通过倒装和第一芯片(1)上表面焊盘的导电层(5)互连，第一芯片(1)上设置有高于第二芯片(2)的BGA球(3)，BGA球(3)为铜或聚合物核球，第一芯片(1)上表面、第二芯片(2)和BGA球(3)被模塑料(6)包裹，BGA球(3)顶部置...

【专利技术属性】
技术研发人员：王小龙，于大全，詹亮，刘宇环，刘卫东，
申请(专利权)人：华天科技西安有限公司，
类型：新型
国别省市：陕西,61