一种三维芯片堆叠芯片尺寸封装结构制造技术

本实用新型专利技术公开了一种三维芯片堆叠芯片尺寸封装结构，包含一个第一芯片和至少一个第二芯片，第一芯片具有上下两个表面，第一芯片的上表面设置有若干焊盘，焊盘上设置有焊盘导电层，第二芯片通过倒装和第一芯片上表面焊盘的导电层互连，第一芯片上设置有高于第二芯片的BGA球，第一芯片上表面、第二芯片和BGA球被模塑料包裹，BGA球顶部置于模塑料外。本实用新型专利技术在只封装第一芯片和其上设置有第二芯片和BGA球，能够更好的控制封装后的芯片高度；将BGA球直接与第一芯片连接，能够直接将热量传到至第一芯片，从而获得更好的散热效果，并且本封装结构中芯片的连接距离小，减小了芯片的翘曲，能够提供更好的电学性能。

A dimension package structure for 3D chip stacking chip

The utility model discloses a dimension package structure of a three dimensional chip stacking chip, which includes a first chip and at least one second chip. The first chip has two surfaces on the upper and lower sides, the upper surface of the first chip is provided with a number of welding plates, the welding disc is provided with a welding plate conductive layer, the second chip is flip through the flip and the first chip. The conductive layer of the face welding disc is interconnected. The first chip is provided with a BGA ball with a second chip. The upper surface of the first chip, the second chip, and the BGA ball are wrapped by the mold plastic, and the top of the BGA ball is placed outside the mold plastic. The utility model has second chips and a BGA ball on the first chip and it can better control the height of the chip after the package. The BGA ball is connected directly with the first chip, and the heat can be transmitted directly to the first chip, thus the better heat dissipation effect is obtained, and the connection distance of the chip in the package structure is small. It reduces the warpage of the chip and provides better electrical performance.

【技术实现步骤摘要】
一种三维芯片堆叠芯片尺寸封装结构
本技术属于传感器封装领域，具体涉及一种三维芯片堆叠芯片尺寸封装结构。
技术介绍
随着人们对电子产品小型化的需求，电子产品的设计朝向轻、薄、短、小的趋势发展。利用三维芯片堆叠技术可实现高密度芯片构装，并具有高效率及低耗能等优点。在传统的三维芯片堆叠工艺中将两个芯片接合在一起并且在每个芯片和衬底上的接触焊盘之间形成电连接。例如，将两个芯片相互叠加接合。然后将堆叠的芯片与载体衬底相接合并且通过引线接合将每个芯片上的接触焊盘与载体衬底上的接触焊盘电连接。然而，这要求载体衬底大于用于引线接合的芯片，且封装体包含了载体的厚度。随着人们对电子产品的电学性能要求及小型化需求越来越高，传统的三维芯片堆叠工艺已经无法满足薄小的结构及优良的电学性能。
技术实现思路
本技术的目的在于克服上述不足，提供一种三维芯片堆叠芯片尺寸封装结构，可有效减薄产品的封装厚度，改善封装产品的翘曲问题，同时可表现出优良的电学性能。为了达到上述目的，一种三维芯片堆叠芯片尺寸封装结构，包含一个第一芯片和至少一个第二芯片，第一芯片具有上下两个表面，第一芯片的上表面设置有若干焊盘，焊盘上设置有焊盘导电层，第二本文档来自技高网...

【技术保护点】
1.一种三维芯片堆叠芯片尺寸封装结构，其特征在于，包含一个第一芯片(1)和至少一个第二芯片(2)，第一芯片(1)具有上下两个表面，第一芯片(1)的上表面设置有若干焊盘(4)，焊盘(4)上设置有焊盘导电层(5)，第二芯片(2)通过倒装和第一芯片(1)上表面焊盘的导电层(5)互连，第一芯片(1)上设置有高于第二芯片(2)的BGA球(3)，BGA球(3)为铜或聚合物核球，第一芯片(1)上表面、第二芯片(2)和BGA球(3)被模塑料(6)包裹，BGA球(3)顶部置于模塑料(6)外。

【技术特征摘要】
1.一种三维芯片堆叠芯片尺寸封装结构，其特征在于，包含一个第一芯片(1)和至少一个第二芯片(2)，第一芯片(1)具有上下两个表面，第一芯片(1)的上表面设置有若干焊盘(4)，焊盘(4)上设置有焊盘导电层(5)，第二芯片(2)通过倒装和第一芯片(1)上表面焊盘的导电层(5)互连，第一芯片(1)上设置有高于第二芯片(2)的BGA球(3)，BGA球(3)为铜或聚合物核球，第一芯片(1)上表面、第二芯片(2)和BGA球(3)被模塑料(6)包裹，BGA球(3)顶部置...

【专利技术属性】
技术研发人员：王小龙，于大全，詹亮，刘宇环，刘卫东，
申请(专利权)人：华天科技西安有限公司，
类型：新型
国别省市：陕西,61