半导体测试结构制造技术
【技术实现步骤摘要】
本专利技术涉及半导体测试领域，特别涉及一种半导体测试结构。
技术介绍
在集成电路系统中，电路设计人员有时需要对系统中的部分电路做电流-电压关系的详细分析，此时需要做晶体管级仿真，建立元器件模型。所述晶体管级仿真通常是对最基本的元器件例如单个MOS晶体管进行电流-电压关系的测试，从而为晶体管级仿真、建立元器件模型提供数据支持。为了精确地建立元器件的模型，希望能测得的数据越多越好，因此在一个测试模块中希望能测得的元器件的数量越多越好。可是由于用于测试元器件电流-电压关系的测试结构的晶片面积总是有限的，因此，如何在有限的晶片面积上放置更多的待测试元器件，已成为业界亟需解决的问题。请参考图1，为现有技术中一种测试结构的结构示意图，所述测试结构包括8个MOS晶体管和25个接触焊盘，所述8个MOS晶体管对应的衬底与一个接触焊盘电学连接，8个MOS晶体管对应的栅极、源极和漏极与另外24个接触焊盘电学连接。当需要对其中一个MOS晶体管进行测试时，对一个MOS晶体管相应的四个接触焊盘施加测试电压，从而获得对应的MOS晶体管的电学参数。但一个所述测试结构只能对8个MOS晶体管进行测试，只能获得8组数据，晶片利用率不高。
技术实现思路
本专利技术解决的问题是提供一种半导体测试结构，利用相同数量的测试焊盘能测试更多数量的MOS晶体管。为解决上述问题，本专利技术提供一种半导体测试结构，包括：衬底，位于衬底上的若...
【技术保护点】
一种半导体测试结构，其特征在于，包括：衬底，位于衬底上的若干个MOS晶体管和若干个测试焊盘；所述MOS晶体管包括位于衬底表面的栅极和位于栅极两侧的衬底内的源极和漏极，将所述MOS晶体管的栅极、源极和漏极的其中一个作为第一电极，另外两个作为第二电极和第三电极；所述MOS晶体管的第一电极、第二电极和第三电极与测试焊盘电学连接，一个测试焊盘至少与一个MOS晶体管的第一电极、第二电极或第三电极电学连接，且一个MOS晶体管的第一电极、第二电极或第三电极连接的测试焊盘，与其他任意一个MOS晶体管的第一电极、第二电极或第三电极电学连接的测试焊盘，所述两者的测试焊盘最多只有一个共用。
【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：
衬底，位于衬底上的若干个MOS晶体管和若干个测试焊盘；
所述MOS晶体管包括位于衬底表面的栅极和位于栅极两侧的衬底内的源
极和漏极，将所述MOS晶体管的栅极、源极和漏极的其中一个作为第一电极，
另外两个作为第二电极和第三电极；
所述MOS晶体管的第一电极、第二电极和第三电极与测试焊盘电学连接，
一个测试焊盘至少与一个MOS晶体管的第一电极、第二电极或第三电极电学
连接，且一个MOS晶体管的第一电极、第二电极或第三电极连接的测试焊盘，
与其他任意一个MOS晶体管的第一电极、第二电极或第三电极电学连接的测
试焊盘，所述两者的测试焊盘最多只有一个共用。
2.如权利要求1所述的半导体测试结构，其特征在于，所述MOS晶体管的
数量大于或等于测试焊盘的数量。
3.如权利要求1所述的半导体测试结构，其特征在于，所述半导体衬底与其
中一个测试焊盘电学连接。
4.如权利要求1所述的半导体测试结构，其特征在于，所述测试焊盘的数量
为25个。
5.如权利要求4所述的半导体测试结构，其特征在于，所述MOS晶体管的
数量小于或等于64个。
6.如权利要求5所述的半导体测试结构，其特征在于，所述MOS晶体管分
为若干个部分，每一部分的MOS晶体管的数量小于或等于11个，每一部
分的所有MOS晶体管的第一电极共用一个测试焊盘，不同部分的MOS晶
体管的第一电极电学连接不同的测试焊盘，每一部分的所有MOS晶体管
的第二电极、第三电极分别与其余不同的测试焊盘电学连接。
7.如权利要求5所述的半导体测试结构，其特征在于，当所述MOS晶体管
的数量为64个时，所述64个MOS晶体管分为8个部分，第一部分包括
11个MOS晶体管，第二部分和第三部分包括10个MOS晶体管，第四部
分至第七部分包括8个MOS晶体管，第8部分包括1个MOS晶体管；所
\t述第一部分11个MOS晶体管的第一电极共用第一测试焊盘，且第一部分
11个MOS晶体管的...
【专利技术属性】
技术研发人员：甘正浩，冯军宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。