浅沟槽隔离结构边沟问题的测试结构和方法技术

本发明专利技术提供一种浅沟槽隔离结构边沟问题的测试结构和方法，所述测试结构中浅沟槽隔离结构呈锯齿形，栅极结构呈梳齿状，所述浅沟槽隔离结构的延展方向与所述栅极结构的梳齿延展方向相交且所述浅沟槽隔离结构的锯齿位于所述栅极结构的相邻梳齿之间，所述测试方法侦测任意两根梳齿之间的包含漏电流和/或击穿电压在内的电学参数以判断两根梳齿之间的浅沟槽隔离结构是否出现边沟以及是否出现栅极桥接，有效判断边沟问题是否严重，从而提供了一种新的、有效的晶圆可接受性测试结构和方法。

【技术实现步骤摘要】
浅沟槽隔离结构边沟问题的测试结构和方法
本专利技术涉及半导体器件测试
，尤其涉及一种浅沟槽隔离结构边沟问题的测试结构和方法。
技术介绍
目前，半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，0.18μm以下器件的有源区隔离层已大多采用浅沟槽隔离工艺（ShallowTrenchIsolation，STI）来制作。现有技术中制造STI结构的工艺步骤一般包括：首先在半导体衬底上依次形成垫氧化层、腐蚀阻挡层和图案化的光刻胶，并以图案化的光刻胶为掩膜，刻蚀腐蚀阻挡层、垫氧化层和半导体衬底至一定深度，形成浅沟槽。接着在浅沟槽的表面上形成衬氧化层；将绝缘物质填入浅沟槽中，并覆盖衬氧化层侧壁和整个腐蚀阻挡层，形成隔离氧化层。然后，对填充的隔离氧化层进行平坦化处理直至暴露出腐蚀阻挡层；最后，采用一些酸液腐蚀去除腐蚀阻挡层和垫氧化层。随着关键工艺尺寸的不断缩小，对于STI填充能力的要求也不断升高。然而，STI结构容易出现边沟（divot）现象，这是集成电路制造中常见的不良问题。STI边沟通常容易在一些酸液腐蚀等制程中形成，例如上述的腐蚀阻挡层和垫氧化层去除工艺中，如图1中虚线圈10所示，STI结构靠近有源区（AA）的边角一般会受到腐蚀，而产生边沟问题，这样边沟会造成形成的器件漏电高，同时在后续栅极工艺制程中栅氧化层和多晶硅（poly）淀积之后造成poly残留，甚者造成相邻两栅极的poly和poly之间的桥接现象（bridge），造成集成电路失效。因此，提供一种能够有效侦测浅沟槽隔离结构边沟及其严重程度的测试结构，就显得尤为重要了。
技术实现思路
本专利技术的目的在于提供一种浅沟槽隔离结构边沟问题的测试结构和方法，以有效侦测浅沟槽隔离结构边沟及其严重程度。为解决上述问题，本专利技术提出一种浅沟槽隔离结构边沟问题的测试结构，包括：半导体衬底、形成于半导体衬底中的有源区和间隔所述有源区的浅沟槽隔离结构以及位于所述半导体衬底上方的栅极结构，所述浅沟槽隔离结构呈锯齿形，所述栅极结构呈梳齿状，所述浅沟槽隔离结构的延展方向与所述栅极结构的梳齿延展方向相交且所述浅沟槽隔离结构的锯齿位于所述栅极结构的相邻梳齿之间。进一步的，所述锯齿的角度为90度。进一步的，所述浅沟槽隔离结构的锯齿延展方向与所述栅极结构的梳齿延展方向垂直。进一步的，所述浅沟槽隔离结构的锯齿均匀设置。进一步的，所述栅极结构的梳齿均匀设置。进一步的，所述栅极结构的相邻梳齿之间至少有一个所述浅沟槽隔离结构的锯齿。进一步的，所述栅极结构包括梳齿相向交叉的两个梳齿状栅极，每个栅极连接有测试用焊盘、电极或金属引线。进一步的，所述梳齿状栅极为多晶硅栅极。本专利技术还提供一种浅沟槽隔离结构边沟问题的测试方法，包括以下步骤：提供半导体衬底，形成上述之一的浅沟槽隔离结构边沟问题的测试结构；侦测所述测试结构中栅极结构的任意两根梳齿之间的包含漏电流和/或击穿电压在内的电学参数以判断两根梳齿之间的浅沟槽隔离结构是否出现边沟以及是否出现栅极桥接。进一步的，所述电学参数还包括电阻和电容。与现有技术相比，本专利技术提供的浅沟槽隔离结构边沟问题的测试结构和方法，所述测试结构中浅沟槽隔离结构呈锯齿形，栅极结构呈梳齿状，所述浅沟槽隔离结构的延展方向与所述栅极结构的梳齿延展方向相交且所述浅沟槽隔离结构的锯齿位于所述栅极结构的相邻梳齿之间，所述测试方法侦测任意两根梳齿之间的包含漏电流和/或击穿电压在内的电学参数以判断两根梳齿之间的浅沟槽隔离结构是否出现边沟以及是否出现栅极桥接，有效判断边沟问题是否严重，从而提供了一种新的、有效的晶圆可接受性测试结构和方法。附图说明图1是现有技术中出现边沟的STI结构示意图；图2是本专利技术具体实施例的浅沟槽隔离结构边沟问题的测试结构的结构示意图;图3是本专利技术具体实施例的浅沟槽隔离结构边沟问题的测试方法流程图。具体实施方式以下结合附图和具体实施例对本专利技术提出的浅沟槽隔离结构边沟问题的测试结构和方法作进一步详细说明。请参考图2，本专利技术提供一种浅沟槽隔离结构边沟问题的测试结构，包括：半导体衬底（未图示）、形成于半导体衬底中的有源区21和间隔所述有源区的浅沟槽隔离结构22以及位于所述半导体衬底上方的栅极结构24、25，所述浅沟槽隔离结构22呈锯齿形，所述栅极结构24、25呈梳齿状，所述浅沟槽隔离结构22的延展方向与所述栅极结构24、25的梳齿延展方向相交且所述浅沟槽隔离结构22的锯齿位于所述栅极结构24、25的相邻梳齿之间。栅极结构、有源区以及浅沟槽隔离结构形成了一个测试网络。本实施例中，所述浅沟槽隔离结构22的锯齿的角度为90度，各个锯齿均匀设置，延展方向与所述栅极结构24、25的梳齿延展方向垂直，相邻梳齿之间夹一个STI结构的一个锯齿。栅极结构24、25为多晶硅栅极结构，包括多晶硅栅极及其下方的栅氧化层（未图示）。栅极结构24、25为梳齿相向交叉，且两者相远的一端连接有测试用焊盘、电极或金属引线26。利用测试用焊盘、电极或金属引线26接入测试仪器，进而可以利用本专利技术的浅沟槽隔离结构边沟问题的测试结构测试出浅沟槽隔离结构是否存在边沟以及边沟是否比较严重。因此，本专利技术还提供一种浅沟槽隔离结构边沟问题的测试方法，包括以下步骤：S1，提供半导体衬底，形成浅沟槽隔离结构边沟问题的测试结构；S2，侦测任意两根梳齿之间的包含漏电流和/或击穿电压在内的电学参数以判断两根梳齿之间的浅沟槽隔离结构是否出现边沟以及是否出现栅极桥接。步骤S1中形成浅沟槽隔离结构边沟问题的测试结构的过程包括：首先，在半导体衬底上依次形成垫氧化层、腐蚀阻挡层和图案化的光刻胶，所述腐蚀阻挡层可以为氮化硅；接着，以图案化的光刻胶为掩膜，刻蚀腐蚀阻挡层、垫氧化层和半导体衬底至一定深度，形成浅沟槽；然后，在浅沟槽的表面上形成衬氧化层，所述衬氧化层可以为二氧化硅单层、二氧化硅-氮化硅双层或者二氧化硅-氮化硅-二氧化硅（ONO）三层结构。接着，采用HDPCVD（高密度等离子体化学气相淀积）工艺将氧化硅等绝缘物质填入浅沟槽中，并覆盖衬氧化层侧壁和整个腐蚀阻挡层，形成隔离氧化层；然后，对填充的隔离氧化层进行化学机械平坦化（CMP）处理直至暴露出腐蚀阻挡层；最后，采用一些酸液腐蚀去除腐蚀阻挡层和垫氧化层。由于边沟（Divot）深度和边沟周围氧化层的辐射正电荷会降低MOS器件的阈值电压Vt，而Vt降低，会导致漏电加剧，特别是小尺寸NMOS器件；同时边沟周围氧化层的辐照缺陷会加剧MOS器件的热载流子效应，降低使用寿命，因此，在步骤S1之后，S2之前栅极结构一侧引出电极、焊盘或金属引线，用于后续测试。本实施例中，在步骤S2中，可以测试相邻两个梳齿之间的漏电流、击穿电压、电容、电阻等电学参数，根据测得的数据大小来判断两个梳齿之间的STI结构是否出现边沟问题以及出现的边沟是否引起栅极桥接（即边沟问题是否严重）。击穿电压或漏电流等电学参数是相对稳定的电学参数，因此，在正常情况下，相邻两梳齿之间的多个锯齿作为侦测点时，这些电学参数是大致相同的，即未产生边沟问题。如果发现一锯齿处的两栅极结构之间的相同电学参数有明显变化，例如漏电流明显变大，可以判断出该锯齿处产生了边沟问题，同时若是数据增大剧多，本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构边沟问题的测试结构，其特征在于，包括：半导体衬底、形成于半导体衬底中的有源区和间隔所述有源区的浅沟槽隔离结构以及位于所述半导体衬底上方的栅极结构，所述浅沟槽隔离结构呈锯齿形，所述栅极结构呈梳齿状，所述浅沟槽隔离结构的延展方向与所述栅极结构的梳齿延展方向相交且所述浅沟槽隔离结构的锯齿位于所述栅极结构的相邻梳齿之间。

【技术特征摘要】
1.一种浅沟槽隔离结构边沟问题的测试结构，其特征在于，包括：半导体衬底、形成于半导体衬底中的有源区和间隔所述有源区的浅沟槽隔离结构以及位于所述半导体衬底上方的栅极结构，所述浅沟槽隔离结构呈锯齿形，所述栅极结构呈梳齿状，所述浅沟槽隔离结构的延展方向与所述栅极结构的梳齿延展方向相交且所述浅沟槽隔离结构的锯齿位于所述栅极结构的相邻梳齿之间。2.如权利要求1所述的浅沟槽隔离结构边沟问题的测试结构，其特征在于，所述锯齿的角度为90度。3.如权利要求1所述的浅沟槽隔离结构边沟问题的测试结构，其特征在于，所述浅沟槽隔离结构的锯齿延展方向与所述栅极结构的梳齿延展方向垂直。4.如权利要求1所述的浅沟槽隔离结构边沟问题的测试结构，其特征在于，所述浅沟槽隔离结构的锯齿均匀设置。5.如权利要求1所述的浅沟槽隔离结构边沟问题的测试结构，其特征在于，所述栅极结构的梳齿均匀设置。6.如权利要...

【专利技术属性】
技术研发人员：包小燕，葛洪涛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31