一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供包含NMOS部分和PMOS部分的半导体衬底，在所述半导体衬底上形成有栅极结构；形成一由三层材料堆叠而成的遮蔽体；形成一经过图形化的光刻胶层；去除位于所述PMOS部分的第三材料层；蚀刻位于所述PMOS部分的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；去除未被所述侧壁体所覆盖的第一材料层；去除所述光刻胶层，并在所述半导体衬底中形成碗状凹槽；蚀刻所述碗状凹槽，以形成∑状凹槽；去除位于所述NMOS部分的第三材料层；去除位于所述半导体衬底上的第二材料层；在所述∑状凹槽中形成锗硅层；形成覆盖所述栅极结构的间隙壁结构。根据本发明专利技术，可将嵌入式锗硅工艺更好地集成到CMOS制程中。

Method for manufacturing semiconductor device

The invention provides a method of manufacturing a semiconductor device includes providing a semiconductor substrate containing NMOS and PMOS sections, a gate structure is formed on the semiconductor substrate; forming a shielding body by stacking three layers of material to form a photoresist layer; through the graphical; removal is located on the third layer of material part PMOS; etching at the second layer PMOS part, to form a side wall covering the sides and top of the gate structure PMOS portion of the first material layer is not removed; the side wall covered; removing the photoresist layer on the semiconductor substrate, and forming a bowl shaped groove; the etching of the bowl shaped groove to form sigma groove; removal is located on the third layer NMOS part; remove the second material layer on the semiconductor substrate; in the sigma A germanium silicon layer is formed in the groove; a gap wall structure that covers the gate structure is formed. According to the invention, the embedded germanium silicon process can be better integrated into the CMOS process.

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成Σ状锗硅层的制作方法。
技术介绍
对于CMOS的制造工艺而言，嵌入式锗硅是经常应用的工艺技术，其可以明显提高CMOS中的PMOS部分的性能。在嵌入式锗硅工艺中，通常在PMOS的源/漏区形成Σ状凹槽以用于在其中选择性外延生长嵌入式锗硅，所述Σ状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成所述Σ状凹槽，同时需要使用湿法清洗工艺以去除蚀刻过程所产生的残留物质。在上述蚀刻以及清洗过程中，存在以下问题:CM0S栅极两侧的侧壁结构会被部分去除。如果在形成所述Σ状凹槽之前在所述栅极上形成牺牲层来保护所述侧壁结构不被破坏，则会影响后续形成所述Σ状凹槽所采用的蚀刻工艺的工艺窗口，同时，在形成所述Σ状凹槽之后，去除所述牺牲层和所述栅极顶部的硬掩蔽层的工艺通常不能在CMOS中的PMOS部分和NMOS部分同时完成,进而造成制造时间的增加,不利于制造成本的降低。因此，需要提出一种方法，以避免上述问题的出现。
技术实现思路
针对现有技术的不足，本专利技术提供，包括:提供半导体衬底,所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构；在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分；去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层；蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口 ；去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽；蚀刻所述碗状凹槽，以形成Σ状凹槽；去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层；去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层；在所述Σ状凹槽中形成锗硅层；形成覆盖所述栅极结构的间隙壁结构。进一步，所述三层材料中的第一材料层为氮化硅层。进一步，所述三层材料中的第二材料层为氧化物层。进一步，所述三层材料中的第三材料层为氮化硅层。进一步，采用化学气相沉积工艺形成所述遮蔽体。进一步，采用原位灰化工艺来完成所述经过图形化的光刻胶层的去除。进一步，形成所述碗状凹槽的工艺步骤包括:先采用干法蚀刻工艺对所述半导体衬底进行纵向蚀刻，以在所述半导体衬底中形成凹槽；再采用各向同性的干法蚀刻工艺继续蚀刻所述凹槽，使所述凹槽转变为所述碗状凹槽。进一步，所述碗状凹槽的蚀刻为湿法蚀刻。进一步，在形成Σ状凹槽之后，还包括:采用湿法清洗工艺以去除前述蚀刻过程在所述Σ状凹槽中形成的残留物。进一步，采用外延生长工艺形成所述锗硅层。进一步，所述间隙壁结构的形成是通过蚀刻构成所述半导体衬底上的遮蔽体的三层材料中的第一材料层来完成的。进一步，所述蚀刻过程通过干法蚀刻工艺来完成，直至露出所述半导体衬底时终止。进一步，所述半导体器件为CMOS。进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。根据本专利技术，可以将嵌入式锗硅工艺更好地集成到CMOS制程中。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1A-图1G为本专利技术提出的形成Σ状锗硅层的制作方法的各步骤的示意性剖面图；图2为本专利技术提出的形成Σ状锗硅层的制作方法的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成Σ状锗硅层的制作方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照图1A-图1G和图2来描述本专利技术提出的形成Σ状锗硅层的制作方法的详细步骤。参照图1A-图1G，其中示出了本专利技术提出的形成Σ状锗硅层的制作方法的各步骤的示意性剖面图。首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底100分为NMOS部分和PMOS部分。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。在所述半导体衬底100上形成有栅极结构，作为一个示例，所述栅极结构可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。所述栅极介电层可包括氧化物，如，二氧化硅(SiO2)层。所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属娃化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。所述栅极硬掩蔽层可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未掺杂硅玻璃(USG)、旋涂玻璃(S0G)、高密度等离子体(HDP)或旋涂电介质(S0D);氮化物层可包括氮化硅(Si3N4)层；氮氧化物层可包括氮氧化硅(SiON)层。此外，作为示例，在所述半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构，所述侧壁结构的材料优选氧化物。上述形成阱(well)结构、隔离结构、栅极结构以及侧壁结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。此外，在形成所述侧壁结构之后，还包括LDD注入以在源/漏区形成轻掺杂漏(LDD)结构(图中未示出)及Halo注入以调节阈值电压Vt和防止源/漏耗尽层的穿通。接下来，在所述半导体衬底100上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构，其中，构成所述遮蔽体的三层材料中的第一材料层101优选氮化硅层，第二材料层102优选氧化物层，第三材料层103优选氮化硅层。形成所述遮蔽体的工艺可以采用本领域技术人员所熟知的工艺，例如，化学气相沉积工艺。接着，如图1B所示，在所述半导体衬底100上形成一经过图形化的光刻胶层104，以遮蔽所述NMOS部分。然后，采用各向同性的干法蚀刻工艺去除位于所述PMOS部分的遮蔽本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构；在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分；去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层；蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口；去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽；蚀刻所述碗状凹槽，以形成∑状凹槽；去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层；去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层；在所述∑状凹槽中形成锗硅层；形成覆盖所述栅极结构的间隙壁结构。

【技术特征摘要】
1.一种半导体器件的制造方法，包括: 提供半导体衬底，所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构； 在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构； 在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分； 去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层； 蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体； 去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口； 去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽； 蚀刻所述碗状凹槽，以形成Σ状凹槽； 去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层； 去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层； 在所述Σ状凹槽中形成锗硅层； 形成覆盖所述栅极结构的间隙壁结构。2.根据权利要求1所述的方 法，其特征在于，所述三层材料中的第一材料层为氮化硅层。3.根据权利要求1所述的方法，其特征在于，所述三层材料中的第二材料层为氧化物层。4.根据权利要求1所述的方法，其特征在于，所述三层材料中的第三...

【专利技术属性】
技术研发人员：隋运奇，韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：