形成CMOS器件的方法技术

本发明专利技术提供一种形成CMOS器件的方法，包括：提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层；对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层。通过氧化处理，在顶部金属层上形成致密的金属氧化物层保护所述顶部金属层，既能够避免形成额外的光刻胶层，降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。

Method of forming an CMOS device

The present invention provides a method of forming a CMOS device includes providing a semiconductor substrate, the semiconductor substrate comprises forming a first region of an PMOS transistor and NMOS transistor second region to be formed, with a metal gate structure is formed in the first region and the second region, the metal gate structure has been formed including the top metal layer with high k dielectric layer and the oxide layer in the high k dielectric layer, to be removed in another region; on the top of the metal layer is formed covering the oxidation treatment, the metal oxide layer and the top of the metal layer; wet etching to remove the metal oxide layer and the oxide layer. Through oxidation, forming a dense metal oxide layer to protect the top metal layer on top of the metal layer, which can avoid the formation of the photoresist layer, additional cost, but also can avoid the adverse effect on the metal gate structure has been formed.

【技术实现步骤摘要】
形成CMOS器件的方法
本专利技术涉及半导体领域，特别涉及一种形成CMOS器件的方法。
技术介绍
伴随着半导体技术的发展，工艺节点的不断变小，器件的尺寸也在不断变小。例如，根据45nm工艺节点制造的CMOS器件的设计要求，栅介质层的等效氧化物厚度(Equivalent Oxide Thickness, EOT)为Inm左右。由于栅介质层的实际物理厚度与等效氧化物厚度的比值为栅介质层所采用的材料的介电常数(k)值，因此，若采用传统的k值较低的二氧化硅材料，则形成的栅介质层的物理厚度过薄，无法有效阻止栅极漏电流，而若采用高k材料形成高k介质层，则其对应的物理厚度足够大，能够有效地阻隔栅极漏电流。因此，采用包括金属栅极(Metal Gate)和具有高k介质层的金属栅极结构代替包括多晶硅栅极和二氧化娃栅介质层的传统多晶娃栅极结构已经成为45nm工艺节点及以下的半导体制造工艺中越来越常用的手段。金属栅极结构可以采用前栅(Gate-first)工艺或后栅(Gate-last)工艺形成，前者是在形成晶体管的源极和漏极之前即制作金属栅极结构，后者是在形成晶体管的源极和漏极之后制作金属栅极结构。由于形成源极和漏极的工艺中包括高温退火的过程，而高温会影响金属栅极的功函数，进而对晶体管的阈值电压造成不可控的影响，因此，后栅工艺得到了更加广泛的应用。现有技术中，利用后栅工艺形成CMOS器件的金属栅极结构的常规步骤包括:参考图1，提供半导体衬底100，所述半导体衬底100包括待形成NMOS晶体管的A区和待形成PMOS晶体管的B区，所述A区和所述B区之间具有隔离结构110，以隔离不同晶体管的掺杂区。参考图2，在所述半导体衬底100上形成多晶硅伪栅极结构120a和120b。所述多晶硅伪栅极结构120a包括高k介质层121a和多晶硅伪栅极122a，定义了后续形成的所述NMOS晶体管的金属栅极结构的尺寸和位置，在后续工艺中，所述多晶硅伪栅极122a会被去除，在其原有的位置上，会形成所述NMOS晶体管的金属栅极；所述多晶硅伪栅极结构120b包括高k介质层121b和多晶硅伪栅极122b，定义了后续形成的所述PMOS晶体管的金属栅极结构的尺寸与位置，在后续工艺中，所述多晶硅伪栅极122b会被去除，在其原有的位置上，会形成所述PMOS晶体管的金属栅极。参考图3，在所述A区形成NMOS晶体管的源极SI和漏极Dl，并在所述B区形成PMOS晶体管的源极S2和漏极D2。在所述半导体衬底100的不同区域，根据欲形成的MOS晶体管的类型，进行不同类型的离子注入，形成各掺杂区域，即各MOS晶体管的源极和漏极。参考图4，形成覆盖所述半导体衬底100的介质层130。所述介质层130的上表面与所述多晶娃伪栅极结构120a和120b的上表面齐平，可以通过先沉积介质层材料覆盖所述多晶硅伪栅极结构120a和120b，再进行化学机械抛光(Chemical Mechanical Polishing, CMP)工艺实现。参考图5，去除所述多晶硅伪栅极122b (参考图4)，形成开口 140。在CMOS工艺流程中，一般先制作PMOS晶体管的栅极结构，在此也以先形成PMOS晶体管的栅极结构为例，进行说明。可以采用湿法刻蚀等工艺去除所述多晶硅伪栅极122b，以形成所述开口 140。在后续工艺中，需在所述开口 140中形成所述PMOS晶体管的金属栅极。需要说明的是，在形成所述开口 140以及所述PMOS晶体管的金属栅极的制作过程中，待形成所述NMOS晶体管的A区被保护层(未图示)所覆盖。该保护层的制作需要采用光刻工艺，如，形成覆盖所述A区及所述B区的光刻胶层，然后进行曝光、显影，形成暴露所述B区的图形化的光刻胶层作为所述保护层。如图5所示，在所述开口 140的底面，即在所述高k介质层121b上形成有一层氧化物夹层(Interfacial Oxide Layer) 150。所述氧化物夹层150是在对所述多晶娃伪栅极122b进行去除的过程中，或者在其形成过程中(通常在高温环境下)，多晶硅伪栅极的部分硅材料与氧气发生反应而形成的。在制作金属栅极前，需要去除该氧化物夹层，以免影响器件的性能。参考图6，去除所述氧化物夹层150 (参考图5)，形成所述PMOS晶体管的金属栅极160。在去除了所述氧化物夹层150后，所述高k介质层122b被暴露，因此可以在所述高k介质层122b上进行金属栅极的制作。所述金属栅极160包括多层金属的叠层结构，其中，包括多层功函数调节层(WorkFunction Layer)以及位于所述金属栅极160顶部的金属层。通常，该顶部金属层采用铝材料。由此，完成了PMOS晶体管的金属栅极结构的制作。该金属栅极结构包括高k介质层122b以及位于其上的金属栅极160。参考图7，去除所述多晶硅伪栅极122a(参考图6)，形成开口 170。在完成PMOS晶体管的金属栅极的制作后，需要去除位于所述A区的保护层，暴露所述多晶硅伪栅极122a，并形成覆盖所述B区的保护层，然后制作NMOS晶体管的金属栅极，以免对已经形成的PMOS晶体管的金属栅极造成影响。所述位于B区的保护层(未图示)同样通过光刻工艺形成。同样，在形成所述开口 170后，在其底部会形成一层氧化物夹层180。参考图8，去除所述氧化物夹层180 (参考图7)，形成NMOS晶体管的金属栅极190。由此，形成了所述NMOS晶体管的金属栅极结构，包括高k介质层121a以及金属栅极 190。现有的利用后栅工艺形成CMOS器件的金属栅极的过程中，至少采用了两次光刻工艺，分别形成覆盖所述A区和所述B区的保护层。光刻工艺比较昂贵，而且涉及复杂的对准技术。然而，如果不采用光刻工艺形成保护层，在进行后形成的金属栅极的制作过程中，去除氧化物夹层的步骤会极大地影响先形成的金属栅极的顶部金属层。因此，在通过后栅工艺形成CMOS器件的金属栅极结构的过程中，需要提供一种形成CMOS器件的方法，既能够避免形成额外的光刻胶层，以降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。
技术实现思路
本专利技术解决的问题是提供一种形成CMOS器件的方法，在去除氧化物夹层时，既能够避免形成额外的光刻胶层，以降低成本，又能够避免对已经形成的金属栅极结构造成不良影响。为解决上述问题，本专利技术的提供一种形成CMOS器件的方法，包括:提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层；对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；湿法刻蚀去除所述金属氧化物层及所述氧化物夹层；以及在所述高k介质层上形成金属栅极。可选地，对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层包括:对所述顶部金属层进行一次氧化处理，形成覆盖所述顶部金属层的金属氧化物层；以及一次湿法刻蚀去除所述金属氧化物层及所述氧化物夹层。可选地，对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧本文档来自技高网...

【技术保护点】
一种形成CMOS器件的方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层；对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层；湿法刻蚀去除所述金属氧化物层及所述氧化物夹层；以及在所述高k介质层上形成金属栅极。

【技术特征摘要】
1.一种形成CMOS器件的方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括待形成PMOS晶体管的第一区域和待形成NMOS晶体管的第二区域，在所述第一区域或所述第二区域具有已形成的金属栅极结构，所述已形成的金属栅极结构包括顶部金属层，在另一区域具有高k介质层以及在所述高k介质层上的、待去除的氧化物夹层； 对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层； 湿法刻蚀去除所述金属氧化物层及所述氧化物夹层；以及 在所述高k介质层上形成金属栅极。2.如权利要求1所述的形成CMOS器件的方法，其特征在于， 对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层及所述氧化物夹层包括: 对所述顶部金属层进行一次氧化处理，形成覆盖所述顶部金属层的金属氧化物层；以及 一次湿法刻蚀去除所述金属氧化物层及所述氧化物夹层。3.如权利要求1所述的形成CMOS器件的方法，其特征在于， 对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层，以及湿法刻蚀去除所述金属氧化物层 及所述氧化物夹层包括: 对所述顶部金属层进行氧化处理，形成覆盖所述顶部金属层的金属氧化物层； 湿法刻蚀去除所述金属氧化物层及部分所述氧化物夹层；以及 循环所述氧化处理工艺及所述湿法刻蚀工艺，至所述氧化物夹层被全部去除。4.如权利要求2或3所述的形成CMOS器件的方法，其特征在于，所述顶部金属层的材料是铝，所述氧化处理工艺包括:通入氧气和氮气的混合气体并加热，使部分所述顶部金属层与氧气反应生成氧化铝层。5.如权利要求2或3所述的形成CMOS器件的方法，其特征在于，所述氧化物夹层的材料是氧化硅，所述湿法刻蚀采用稀释的氢氟酸作为刻蚀剂。6.如权利要求4所述的形成CMOS器件的方法，其特征在于，所述氧化处理工艺和湿法刻蚀工艺均进行一次时，所述氧化处理工艺的温度范围是O摄氏度至300摄氏度，时间范围是I秒至600秒。7.如权利要求5所述的形成CMOS器件的方法，其特征在于，所述氧化处理工艺和湿法刻蚀工艺均进行一次时，所述稀释的氢氟酸的质量摩尔浓度范围是0.5摩尔/千克至0.01摩尔/千克，所述湿法刻蚀持续的时间范围是I秒至300秒。8.如权利...

【专利技术属性】
技术研发人员：刘佳磊，何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：