一种半导体装置及其形成方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其形成方法，相邻两个栅极结构间的相邻两个侧墙之间为凹槽，所述凹槽具有自上而下间的渐窄侧壁，即一定程度上减小了凹槽的深宽比，使得凹槽中较深位置所需沉积的应力顶盖层减少了，由此使得凹槽较深位置易于沉积应力顶盖层，即避免了应力顶盖层在凹槽内的沉积出现空隙的问题，从而能够使应力顶盖层起到较佳的诱发应力的作用，提高了器件的性能。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别涉及。
技术介绍
在先进的互补金属氧化物半导体(CMOS)产业中，器件的特征尺寸在不断缩小，然而各种现有材料、工艺等必然的存在着物理极限，比如短沟道效应，热载流子效应等，都是限制器件性能的瓶颈。面对这些难题，采用新的材料，优化生产工艺就迫在眉睫。经研究发现，在沟道区施加应力，就能够提高电子迁移率，从而解决短沟道效应等难题，提高器件的性能。比如应力记忆技术(stress memorization technology, SMT),传统SMT工艺的做法为:在晶体管表面沉积应力顶盖层，并进行退火工艺，改变栅电极非晶硅结构，将应力诱发至衬底中，之后将应力顶盖层去除即可。该技术能够较好的改善N沟道金属氧化物半导体场效应管(NMOS)的电学性能。该技术虽然对性能提高的效果不错，却由于尺寸的限制在形成应力顶盖层的过程中出现各种问题。如图1所示，其为现有工艺形成应力顶盖层的示意图，在衬底100上形成栅极结构101，紧靠栅极结构101形成侧墙102，相邻两个栅极结构101间的相邻两个侧墙102之间为凹槽。其中侧墙102为圆角矩形状(即整体为矩形形状，其中一角为圆角，在此为远离栅极结构101及衬底100的一角为圆角，其他三个角为直角)，凹槽的侧壁(即侧墙102远离其紧靠的栅极结构101的一面)为竖直的。之后覆盖应力顶盖层103，通常由于距离很小，即凹槽的深宽比非常大，因此由于沉积工艺的特性，容易使得应力顶盖层103在凹槽内的沉积出现空隙104。由于空隙104的存在，将不利于将应力顶盖层103中的应力诱发至衬底中，即不能够达到形成应力顶盖层103所需要的目的。因此，如何避免应力顶盖层中空隙的出现，是个亟待解决的问题。
技术实现思路
本专利技术的目的在于提供一种半导体装置的形成方法，以解决现有技术中形成应力顶盖层容易出现空隙的问题。为解决上述技术问题，本专利技术提供一种半导体装置的形成方法，包括:提供衬底；在所述衬底上形成多个栅极结构；在每个栅极结构两侧形成侧墙，相邻两个栅极结构间的相邻两个侧墙之间为凹槽，所述凹槽具有自上而下的渐窄侧壁。进一步的，对于所述的半导体装置的形成方法，在每个栅极结构两侧形成侧墙的工艺包括如下步骤:形成第一材料层，所述第一材料层覆盖所述衬底及栅极结构；刻蚀所述第一材料层形成第一侧墙；形成第二材料层，所述第二材料层覆盖所述衬底、第一侧墙及栅极结构；刻蚀所述第二材料层，形成第二侧墙。进一步的，对于所述的半导体装置的形成方法，所述第一侧墙的厚度为50-200埃 。进一步的，对于所述的半导体装置的形成方法，所述第一侧墙的高度低于所述栅极结构的高度。进一步的，对于所述的半导体装置的形成方法，所述第二侧墙的厚度为50-200埃。进一步的，对于所述的半导体装置的形成方法，所述第二侧墙的高度等于所述栅极结构的高度。进一步的，对于所述的半导体装置的形成方法，所述第一材料层为经原子层沉积工艺形成的氮化娃层。进一步的，对于所述的半导体装置的形成方法，所述第二材料层为经原子层沉积工艺形成的氮化娃层。进一步的，对于所述的半导体装置的形成方法，所述形成第一材料层及第二材料层的工艺条件均为:压强5~lOTorr，温度50(T600°C，功率10(T200W。进一步的，对于所述的半导体装置的形成方法，所述原子层沉积工艺的反应气体均包括 SiH2Cl2'NH3、N2。进一步的，对于所述的半导体装置的形成方法，所述反应气体流量为50~lOOOsccm。进一步的，对于所述的半导体装置的形成方法，还包括:在形成第二侧墙后，形成应力顶盖层，所述应力顶盖层覆盖所述衬底、第二侧墙及栅极结构。本专利技术提出一种半导体装置，其特征在于，包括:衬底，所述衬底上具有多个栅极结构；紧靠所述栅极结构的侧墙及相邻栅极结构的侧墙之间的凹槽，所述凹槽具有自上而下的渐窄侧壁。与现有技术相比，在本专利技术提供的半导体装置的形成方法中，相邻两个栅极结构间的相邻两个侧墙之间为凹槽，所述凹槽具有自上而下间的渐窄侧壁，即一定程度上减小了凹槽的深宽比，使得凹槽中较深位置所需沉积的应力顶盖层减少了，由此使得凹槽较深位置易于沉积应力顶盖层，即避免了应力顶盖层在凹槽内的沉积出现空隙的问题，从而能够使应力顶盖层起到较佳的诱发应力的作用，提高了器件的性能。【附图说明】图1为现有工艺形成应力顶盖层后各层关系的示意图；图疒图6为本专利技术实施例形成半导体装置的过程示意图。【具体实施方式】以下结合附图和具体实施例对本专利技术提供的半导体装置及其形成方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图2，提供衬底200，例如硅衬底等，在所述衬底200上形成多个栅极结构201，所述栅极结构201可利用现有工艺中的任一种方法形成。在所述衬底200上形成第一材料层202，使所述衬底200及栅极结构201被第一材料层202覆盖。其中，所述第一材料层202为氮化娃(SiN)层，可经原子层沉积(atomic layer deposition, ALD)工艺形成，或者经炉管工艺形成。在本实施例中，采用原子层沉积工艺，其工艺条件为:压强flOTorr，温度50(T600°C，功率10(T200W。所述原子层沉积工艺的反应气体包括二氯硅烷(SiH2Cl2)、氨气(NH3)、氮气(N2)。所述反应气体流量为5(Tl000sccm，优选的可以为5(Tl00sccm。第一材料层202的厚度为50~200埃，优选的，可以为100~120埃。请参考图3，刻蚀所述第一材料层，去除位于所述衬底200上、栅极结构201上表面的全部及栅极结构201两侧的部分第一材料层，形成第一侧墙300，所述第一侧墙300的紧靠所述栅极结构201及所述衬底200，所述第一侧墙300的高度低于所述栅极结构201的高度，所述第一侧墙300的厚度为50-200埃，优选的，可以为100-120埃，所述第一侧墙300形状为圆角矩形状(此处与
技术介绍
中所涉及的为同一概念，即远离栅极结构201及衬底200的一角为圆角，其他三个角为直角。但是，由于所形成的第一侧墙300的截面宽度较小，因此，图中表现为紧靠栅极结构201且远离衬底200的一角由于宽度略窄而成为尖角，紧靠衬底200的两个角为直角)。其中，刻蚀工艺可采用现有干法刻蚀或湿法刻蚀，可采用栅氧化层(较常见故未示出)作为刻蚀停止层。请参考图4，形成第二材料层400，所述第二材料层400覆盖所述衬底200、第一侧墙300及栅极结构201。其中，所述第二材料层400为氮化硅层，可经原子层沉积工艺形成，或者经炉管工艺形成。在本实施例中，采用原子层沉积工艺，其工艺条件为:压强5~lOTorr，温度50(T60(TC，功率10(T200W。所述原子层沉积工艺的反应气体包括SiH2Cl2、NH3、N2。所述反应气体流量为5(Tl000sccm，优选的，可以为5(Tl00sccm。第一材料层202的厚度为50-200埃，优选的，可以为100-120埃。 接着，请参考图5，刻蚀所述第二材料层，去除位于所述衬底200上及栅极结构201上表面的第二材料层，形成第二侧墙500，第本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成多个栅极结构；在每个栅极结构两侧形成侧墙，相邻两个栅极结构间的相邻两个侧墙之间为凹槽，所述凹槽具有自上而下的渐窄侧壁。

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于，包括: 提供衬底； 在所述衬底上形成多个栅极结构； 在每个栅极结构两侧形成侧墙，相邻两个栅极结构间的相邻两个侧墙之间为凹槽，所述凹槽具有自上而下的渐窄侧壁。2.如权利要求1所述的半导体装置的形成方法，其特征在于，在每个栅极结构两侧形成侧墙的工艺包括如下步骤: 形成第一材料层，所述第一材料层覆盖所述衬底及栅极结构； 刻蚀所述第一材料层形成第一侧墙； 形成第二材料层，所述第二材料层覆盖所述衬底、第一侧墙及栅极结构； 刻蚀所述第二材料层，形成第二侧墙。3.如权利要求2所述的半导体装置的形成方法，其特征在于，所述第一侧墙的厚度为50?200埃。4.如权利要求2所述的半导体装置的形成方法，其特征在于，所述第一侧墙的高度低于所述栅极结构的高度。5.如权利要求2所述的半导体装置的形成方法，其特征在于，所述第二侧墙的厚度为50?200埃。6.如权利要求2所述的半导体装置的形成方法，其特征在于，所述第二侧墙的高度等于所述栅极结构的高度。7.如权利要求2所述的半导体装置的形成方法，其特征在于，...

【专利技术属性】
技术研发人员：隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：