本发明专利技术提供了一种具有双功函数金属栅的CMOS晶体管的制造方法，其中，在不同MOS区域，形成不同厚度的栅极材料，然后，将金属铝作为调节功函数的金属引入，通过退火工艺，利用Al停留在栅极层可以获得较低功函数、进入栅绝缘层可以获得较高功函数的特点，实现了CMOS晶体管的双功函数金属栅，简化了双功函数晶体管的集成工艺。
【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种具有双功函数金属栅的CMOS晶体管的制造方法，其中，在不同MOS区域，形成不同厚度的栅极材料，然后，将金属铝作为调节功函数的金属引入，通过退火工艺，利用Al停留在栅极层可以获得较低功函数、进入栅绝缘层可以获得较高功函数的特点，实现了CMOS晶体管的双功函数金属栅，简化了双功函数晶体管的集成工艺。【专利说明】
本专利技术涉及领域，特别地，涉及一种具有双功函数金属栅的CMOS晶体管的制造方法。
技术介绍
随着CMOS器件特征尺寸越来越小，为了实现大的饱和电流，必须降低晶体管的阈值电压。在众多可实施的方案中，一个方法是利用带边功函数金属栅来降低晶体管阈值电压，而对于CMOS中的两种不同晶体管，PMOS和NM0S，这就需要采用两种不同功函数的金属栅，即双功函数金属栅。通常情况下，采用不同材料来获得双功函数金属栅，对金属刻蚀技术要求较高，且增加了工艺流程，提高了工艺的复杂度。因此，需要提供一种新的具有双功函数金属栅的晶体管的制造方法，以解决上述问题，并更好地确保晶体管性能。
技术实现思路
本专利技术提供一种，用于制造具有双功函数金属栅的CMOS晶体管，具体包括如下步骤:提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成NM0SFET区域和PM0SFET区域；全面性地形成第一栅极绝缘层；全面性地形成第一栅极；刻蚀位于PM0SFET区域的第一栅极的至少部分厚度；全面性地形成铝金属层；对所述铝金属层进行退火；沉积金属填充层，完成CMOS晶体管的金属栅极。根据本专利技术的一个方面，所述第一栅极绝缘层的材料为高K栅极绝缘材料，其厚度为2-4nm ;或者，所述第一栅极绝缘层的材料为SiO2，其厚度为5_7nm。根据本专利技术的一个方面，所述第一栅极的材料为TiN、MoN或TaN，厚度为2_15nm。根据本专利技术的一个方面，在刻蚀位于PM0SFET区域的第一栅极的至少部分厚度工艺中，至少刻蚀位于PM0SFET区域的第一栅极的三分之一厚度。根据本专利技术的一个方面，在刻蚀位于PM0SFET区域的第一栅极的至少部分厚度工艺中，刻蚀位于PM0SFET区域的第一栅极的全部厚度，并且，在沉积所述金属填充层之前，全面性地形成第二栅极材料层；所述第二栅极材料层的材料为TiN、MoN或TaN，厚度为2_15nm0根据本专利技术的一个方面，刻蚀位于PM0SFET区域的第一栅极的至少部分厚度具体包括:形成掩膜层，该掩膜层覆盖NM0SFET区域而暴露出PM0SFET区域，然后，各向异性地刻蚀位于PM0SFET区域的第一栅极。根据本专利技术的一个方面，所述铝金属层的厚度为0.l_5nm。根据本专利技术的一个方面，采用离子注入工艺引入所述铝金属层，注入能量为0.l_15keV，剂量为 Iel4-5el6/cm2。根据本专利技术的一个方面，对所述铝金属层进行退火的具体工艺条件为:退火温度为 300-1000°C，退火时间为 5s-2min。根据本专利技术的一个方面，所述金属填充层的材料为TaN、TiAl或W。根据本专利技术的一个方面，采用后栅工艺，在进行阱区注入、形成NM0SFET区域和PM0SFET区域之后，以及在全面性地形成第一栅极绝缘层之前:形成牺牲性栅极绝缘层、牺牲性栅极，定义栅极图形；形成栅极间隙壁，其覆盖所述牺牲性栅极和牺牲性栅极绝缘层的侧壁；形成栅极间介质层；去除牺牲性栅极绝缘层和牺牲性栅极，形成栅极空洞。本专利技术的优点在于:在不同MOS区域，仅通过一次光刻和金属刻蚀工艺，形成不同厚度的栅极材料，然后，将金属铝作为调节功函数的金属引入，通过退火工艺，利用Al停留在栅极层可以获得较低功函数、进入栅绝缘层可以获得较高功函数的特点，实现了 CMOS晶体管的双功函数金属栅，简化了双功函数晶体管的集成工艺。【专利附图】【附图说明】图1-图7本专利技术提供的一种具有双功函数金属栅的CMOS晶体管的制造方法的流程不意图。【具体实施方式】以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。本专利技术提供一种，特别地涉及到具有双功函数金属栅的CMOS晶体管的制造方法，其制造流程参见附图1-5。首先，参见附图1，提供半导体衬底10，在半导体衬底10上形成STI(Shallowtrench isolation,浅沟槽隔离)结构11,并进行讲区注入，形成NM0SFET区域20和PM0SFET区域30。在本实施例中，半导体衬底10为单晶硅衬底，可选地，也可采用SOI衬底、GeSi衬底其他合适的半导体衬底。在半导体衬底10上形成STI结构11的方法具体包括，首先在半导体衬底10上涂布光刻胶，接着光刻出STI结构11图形，并对半导体衬底10进行各向异性的刻蚀获得浅沟槽，在该浅沟槽中填充介电材料，常见的如SiO2，从而形成STI。在形成STI结构11之后，进行阱区注入，PM0SFET阱区注入杂质为N型杂质，而NM0SFET阱区注入杂质为P型杂质。本专利技术的制造方法中，可以采用后栅工艺(gate last)，也可以采用先栅工艺(gate first)。对于后栅工艺，在形成STI和阱区之后，在半导体衬底10上形成牺牲性栅极绝缘层12、牺牲性栅极13，并定义出栅极图形，参见附图1。牺牲性栅极绝缘层12例如是SiO2或者高K栅极绝缘材料。牺牲性栅极13材料为多晶硅，在完成晶体管其它部件后，将会去除这一多晶硅栅极，然后形成金属或金属化合物栅极。然后，形成栅极间隙壁14，栅极间隙壁14覆盖所述牺牲性栅极和牺牲性栅极绝缘层的侧壁，接着，形成栅极间介质层15，参见附图2。其中，栅极间隙壁14的材料例如为Si02、Si3N4等等，栅极间介质层15可以是Si02。在完成晶体管其它部件的制备之后，去除牺牲性栅极13和牺牲性栅极绝缘层12，形成栅极空洞16，参见附图3，用以容纳随后形成的金属或者金属化合物栅极。而对于先栅工艺，则无需进行上述后栅工艺步骤，直接形成金属或者金属化合物栅极即可。下面，将详细描述金属或金属化合物栅极的形成过程，以上述后栅工艺为基础进行描述，先栅工艺中金属或者金属化合物栅极的形成具有与之完全相同的工艺过程。参见附图4，首先在半导体衬底10上，全面性地形成第一栅极绝缘层17，作为CMOS晶体管的栅极绝缘层。第一栅极绝缘层17为高K栅极绝缘材料薄膜或Si02。高K栅极绝缘材料具有比SiO2更大的介电常数，对晶体管器件性能更为有利。高K栅极绝缘材料包括二元或多元的过渡金属和镧系元素氧化物，例如Hf02、Zr02、LaAlO3等。第一栅极绝缘层17既要实现其栅绝缘特性，又要具有尽可能薄的厚度，采用高K栅极绝缘材料时，其厚度优选为2-4nm，沉积工艺例如为CVD、PVD、ALD ;采用SiO2时，其厚度优选为5_7nm。接着，参见附图5，在第一栅极绝缘层17之上，全面性地形成第一栅极18。第一栅极18的材料为金属或金属化合物，例如TiN、MoN、TaN。第一栅极18的厚度优选为2_15nm，沉积工艺例如是CVD、PVD、ALD。接着，参见附图6，首先，形成图案化的掩膜19，掩膜19可以是光刻胶或者如Si3N4的硬掩膜材料。掩膜19覆盖本文档来自技高网...
【技术保护点】
一种半导体器件制造方法，用于制造具有双功函数金属栅的CMOS晶体管，其特征在于包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成NMOSFET区域和PMOSFET区域；全面性地形成第一栅极绝缘层；全面性地形成第一栅极；刻蚀位于PMOSFET区域的第一栅极的至少部分厚度；全面性地形成铝金属层；对所述铝金属层进行退火；沉积金属填充层，完成CMOS晶体管的金属栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：韩锴，王晓磊，王文武，杨红，马雪丽，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。