具有钝化区段的半导体元件及其制造方法技术

本发明专利技术提供一种半导体元件及一种半导体工艺。该半导体元件包括一晶粒、一第一钝化层、一金属布线层及一第二钝化层。该第一钝化层位于该晶粒上，且具有数个第一区段。该等第一区段的其中之一具有一第一宽度。该金属布线层位于该第一钝化层上，且具有数个第二区段。该等第二区段的其中之一具有一第二宽度。该第二钝化层位于该金属布线层上，且具有数个第三区段。该等第三区段的其中之一具有一第三宽度。该第二宽度等于或小于该第一宽度及该第三宽度。藉此，可减少翘曲。

【技术实现步骤摘要】

本专利技术关于一种半导体元件、半导体封装结构及半导体工艺，详言之，关于一种具有图案化钝化层的半导体元件、具有该半导体元件的半导体封装结构及该半导体元件的半导体工艺。
技术介绍
已知半导体晶圆具有至少一钝化层位于其一表面上，以将该表面隔绝外界的电性及化学环境。该半导体晶圆的材质与该钝化层的材质不同，且其具有不同的热膨胀系数(Coefficient of Thermal Expansion, CTE)。因此，材质的不一致会导致该半导体晶圆的翘曲。因此，有必要解决上述问题。
技术实现思路
本专利技术的一实施例关于一种半导体元件，其包括一晶粒、一第一钝化层(Passivation Layer)、一金属布线层(Metal Routing Layer)及一第二钝化层。该晶粒具有一第一表面及一第二表面。该第一钝化层位于该晶粒的第二表面，且具有数个第一区段。该等第一区段的其中之一具有一第一宽度。该金属布线层位于该第一钝化层上，且具有数个第二区段。该等第二区段的其中之一具有一第二宽度。该第二钝化层位于该金属布线层上，且具有数个第三区段。该等第三区段的其中之一具有一第三宽度。该等第二区段位于该等第一区段及该等第三区段之间，且该第二宽度等于或小于该第一宽度及该第三宽度。本专利技术的另一实施例关于一种半导体封装结构，其包括一下基板、一半导体元件、一上半导体元件及一封胶材料。该半导体元件位于该下基板上，且包括一晶粒、至少一导电通道、一第一钝化层、一金属布线层及一第二钝化层。该晶粒具有一第一表面及一第二表面。该导电通道位于该晶粒内且被一衬层所围绕。该第一钝化层位于该晶粒的第二表面，且具有数个第一区段。该等第一区段的其中之一具有一第一宽度。该金属布线层位于该第一钝化层上，且具有数个第二区段。该等第二区段的其中之一具有一第二宽度。该第二钝化层位于该金属布线层上，且具有数个第三区段。该等第三区段的其中之一具有一第三宽度。该等第二区段位于该等第一区段及该等第三区段之间，且该第二宽度等于或小于该第一宽度及该第三宽度。该上半导体元件位于该半导体元件上，且电性连接至该导电通道。该封胶材料包覆该下基板、该半导体元件及该上半导体元件。本专利技术的另一实施例关于一种半导体工艺，包括以下步骤:(a)提供一半导体晶圆，该半导体晶圆具有一第一表面及一第二表面；(b)形成一第一钝化层于该半导体晶圆的第二表面；(C)形成一金属布线层于该第一钝化层上，其中该金属布线层具有数个第二区段，该等第二区段的其中之一具有一第二宽度；(d)图案化该第一钝化层以形成数个第一区段，该等第一区段的其中之一具有一第一宽度，其中该第二宽度等于或小于该第一宽度；(e)形成一第二钝化层于该金属布线层上 '及(f)图案化该第二钝化层以形成数个第三区段，该等第三区段的其中之一具有一第三宽度，其中该第三宽度大于或等于该第二宽度。在本实施例中，该第一钝化层及该第二钝化层并不完全覆盖该半导体晶圆第二表面全部面积。因此，因该半导体晶圆及该等钝化层间热膨胀系数不一致所导致该半导体晶圆的翘曲可以减少。附图说明图1显示本专利技术半导体元件的一实施例的剖视示意图；图2显示半导体元件在工艺中沿着图1中线2-2的剖视示意图；图3至图17显示本专利技术制造半导体元件的半导体工艺的一实施例的示意图；图18显示本专利技术半导体封装结构的一实施例的剖视示意图；图19至图22显示本专利技术制造半导体封装结构的半导体工艺的另一实施例的示意图；及图23至图27显示本专利技术制造半导体封装结构的半导体工艺的另一实施例的示意图。具体实施例方式参考图1，显示本专利技术半导体元件的一实施例的剖视示意图。该半导体元件I包括一晶粒10、至少一导电通道(Conductive Via) 14形成于该晶粒10内、至少一通道接点(ViaContact) 20、至少一外部接点(External Contact) 22、一重布层(Redistribution Layer,RDL) 33及至少一球下金属层接点(UBM Contact) 38。该晶粒10具有一主动表面101及一非主动表面102，本实施例中，该主动表面101亦为第一表面101，该非主动表面102亦为第二表面102。该晶粒10可以由一半导体材料(例如:硅、锗、砷化镓等)所制成。一集成电路(图中未示)形成于该半导体晶粒10，较佳地，该集成电路邻接于该第一表面101。该主动表面101具有数个该等通道接点20，该等通道接点20位于该主动表面101上，且不但做为连接至对应导电通道14的连接点，而且也做为连接至该集成电路的输入/输出。该非主动表面102位于相对该主动表面101。一外部连接元件22位于该通道接点20上。该外部连接元件22可以例如是一铜柱(Copper Pillar)、一焊料凸块(Solder Bump)或一铜柱与焊料的堆迭结构。或者，该晶粒10之内也可以不具有集成电路，因此，其本身可做为一具有该等导电通道14的中介板(Interp0ser)。在此情况下，该晶粒10将不会具有”主动表面”及”非主动表面”，其仅分别具有”下表面101”及”上表面102”。每一导电通道14位于该晶粒10内，且该等导电通道14的侧壁被一环状绝缘衬层(Liner)24所围绕。该导电通道14可以由一导电材质(例如铜或其他金属)所制成。该绝缘衬层24由一绝缘材质(例如:非导电聚合物(包含聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)或苯环丁烯(Benzocyclobutene, BCB)),或无机材料(例如二氧化娃(SiO2)))所制成。该导电通道14从该主动表面101贯穿该晶粒10至该非主动表面102。在本实施例中，该导电通道14的上表面实质上与该绝缘衬层24的上表面共平面。该重布层33由一第一钝化层(Passivation Layer) 12、一金属布线层(MetalRouting Layer) 28及一第二钝化层30所组成。每一层皆被图案化以形成该重布层33绕线的相关区段，其相关叙述将于底下参考图2时一起描述。该第一钝化层12位于该晶粒10的非主动表面102，且被图案化以具有数个第一区段121。该第一钝化层12可以是非导电聚合物，例如聚酰亚胺(Polyimide, PI)、环氧树脂(Epoxy)、聚苯恶唑(Polybenzoxazole, PBO)或苯环丁烯(Benzocyclobutene, BCB);或者，无机钝化层，例如二氧化硅(SiO2)也可以使用。在本实施例中，该第一钝化层12为一光敏感聚合物，例如苯环丁烯(Benzocyclobutene, BCB)。该金属布线层28，例如一图案化的铜层，位于该第一钝化层12上及该导电通道14及该衬层24的突出端上，且具有数个第二区段281。在本实施例中，该第二区段281的一端覆盖该导电通道14的上表面及该衬层24的突出部分，使得该金属布线层28接触且电性连接该导电通道14。该第二钝化层30位于该金属布线层28上，且被图案化以具有数个第三区段301。该第二钝化层30可以是非导电聚合物,例如聚酰亚胺(Polyimide,PI)、环氧树脂(Epoxy)、聚苯恶唑(Polybenzoxazole, PB0)或苯环丁烯(Benzocyclobutene, BCB);或者，无机纯化层，例本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，包括：一晶粒，具有一第一表面及一第二表面；一第一钝化层，位于该晶粒的第二表面，且具有数个第一区段，所述第一区段的其中之一具有一第一宽度；一金属布线层，位于该第一钝化层上，且具有数个第二区段，所述第二区段的其中之一具有一第二宽度；及一第二钝化层，位于该金属布线层上，且具有数个第三区段，所述第三区段的其中之一具有一第三宽度；其中所述第二区段位于所述第一区段及所述第三区段之间，且该第二宽度等于或小于该第一宽度及该第三宽度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杨国宾，王盟仁，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：