具有穿基板通路的半导体装置制造方法及图纸

半导体装置描述为包括仅部分地穿入基板延伸的通路。穿基板通路（TSV）向形成于基板中的电子器件提供电互连。在实施例中，通过首先用粘合材料将半导体晶圆粘合到载体晶圆来制造半导体装置。所述半导体晶圆包括布置在晶圆内（例如，在晶圆的第一表面和第二表面之间）的蚀刻阻止部。穿入晶圆形成一个或多个通路。所述通路从第二表面延伸到蚀刻阻止部。

【技术实现步骤摘要】

本专利技术涉及一种具有穿基板通路的半导体装置。
技术介绍
消费电子装置，特别是例如智能电话、平板电脑等的移动电子装置，越来越多地采用更小、更紧凑的器件来提供用户期望的功能。这种装置经常采用三维集成电路装置(3D1C)。三维集成电路装置是采用两层或多层有源电子器件的半导体装置。穿基板通路(TSV)使装置的不同层(例如，不同基板)上的电子器件互相连接，以允许该装置在竖向和横向上同样地集成。因此，与传统的二维集成电路装置相比，三维集成电路装置能够以更小、更紧凑的基底面提供增强的功能。
技术实现思路
半导体装置描述为包括仅部分地穿入基板延伸的通路。可以为穿基板通路(TSV)的通路向形成于基板中的电子器件提供电互连。在实施例中，通过首先用粘合材料将半导体晶圆粘合到载体晶圆以在后续制造步骤中为半导体晶圆提供机械支撑来制造半导体装置。所述半导体晶圆包括布置在晶圆内(例如，在晶圆的第一表面和第二表面之间)的蚀刻阻止部。穿入晶圆形成一个或多个通路。所述通路从第二表面延伸到蚀刻阻止部。本
技术实现思路
被提供用于以简化的形式介绍专利技术思想的选择，该专利技术思想的选择将在下面的具体实施方式中进一步描述。本
技术实现思路
不意图确定所要求保护的主题的关键特征或重要特征，也不意图用于帮助确定所要求保护的主题的范围。附图说明具体实施方式参考附图来描述。在描述和附图中，相同的附图标记在不同的实例中可用于表示相应或相同的物件。图1是示出了根据本公开的一个示例性实施例的半导体装置的图解性的局部剖视图，所述半导体装置具有一个或多个通路。图2A和2B是示出了用于制造具有一个或多个通路的半导体装置的过程的一个示例性实施例的流程图，所述半导体装置例如为图1中示出的装置。图3A至3F是示出了根据图2中示出的过程来制造具有一个或多个通路的半导体装置的图解性的局部剖视图，所述半导体装置例如为图1中示出的装置。具体实施例方式概沭穿硅通路(TSV )是用于提供三维(3D )集成电路装置的竖向电互连。例如，集成电路裸片可在硅晶圆上方堆叠。通过将集成电路裸片与在硅晶圆中形成的集成电路互连，所述集成电路裸片与硅晶圆中的集成电路成为单一的装置。在一个实施例中，TSV可完全地穿透基板(晶圆或裸片)延伸，从而在形成于基板中的集成电路装置和与该集成电路装置相关的其它器件(例如，集成电路裸片)之间提供电互连。因此，描述了晶圆级封装技术来允许将多个裸片封装为单一的晶圆级封装装置。半导体装置包括部分地穿入该装置的基板延伸的通路，以允许在半导体装置的表面附近附加的布线。在一个或多个实施例中，半导体装置的制造首先是用粘接材料将半导体晶圆粘合到载体晶圆上。所述半导体晶圆包括布置在晶圆内(例如，在晶圆的第一表面和第二表面之间)的蚀刻阻止部。于是，一个或多个通路穿入晶圆从晶圆的第二表面附近延伸至蚀刻阻止部而形成。在一个或多个实施例中，集成电路裸片布置在晶圆的第二表面上方。封装结构可形成于第二表面上方，以至少大体上封装集成电路裸片。加强结构可形成于封装结构上，以向所述装置提供机械支撑。在一个实施例中，加强结构可由四二(42)合金合成物制造。在下述讨论中，首先描述了示例性半导体装置。然后描述可用来制造该示例性半导体装置的示例性工序。示例件实施例图1示出了根据本公开的示例性实施例的半导体装置100。如图所示，半导体装置100包括基板102 (例如，半导体晶圆的一部分)。所述基板102包括对准标记104，所述对准标记104在半导体制造过程中用于对准所述基板102。所述基板102还包括第一表面106和第二表面108。基板102包括基材，所述基材被用来通过例如光刻、离子注入、沉积、蚀刻等多种制造技术形成集成电路装置110。基板102可以多种方式构造。例如，基板102可包括n型硅晶圆或P型硅晶圆。在一个实施例中，基板102可包括被构造为提供n型电荷载体元素的V族元素(例如，磷、砷、锑等)。在另一实施例中，基板102可包括被构造为提供p型电荷载体元素的IIIV族元素(例如，硼等)。集成电路装置110可以多种方式构造。例如，集成电路装置110可以是数字集成电路装置、模拟集成电路装置、混合信号电路装置等。在实施例中，集成电路装置可包括数字逻辑装置、模拟装置(例如，放大器等)、它们的组合等。如上所述，可利用多种制造技术(例如，前道工序(FEOL)制造技术)来制造集成电路装置110。例如，可通过互补金属氧化物半导体(CMOS)技术、双极半导体技术等来制造集成电路装置110。如图1所示，装置100还包括导电层112。在一个实施例中，导电层112可包括导电(例如，接触)垫、再分布结构等。在另一实施例中，导电层112可包括允许镀内衬(plated-line)形成的籽晶金属层和/或阻挡金属层。导电层112的数量和构造可根据集成电路装置110的复杂度和构造等而变化。导电层112可提供电互连，通过所述电互连使集成电路装置110和与装置100相关的其它电子器件或布置在装置100内的其它集成电路装置110互连，所述其它电子器件例如是印刷电路板。在实施例中，导电层112可由例如金属材料(例如，铝、铜等)等的导电材料构成。如上所述，导电层112在多种与装置100相关的电器件之间提供电互连。例如，布置在第二表面108上方的第一导电层112可提供集成电路装置110和焊锡凸块114之间的电互连。焊锡凸块114和微焊锡凸块115被设置用来在导电层112和形成于印刷电路板的表面上的对应的垫之间提供机械和/或电互连。在一个实施例中，焊锡凸块114和微焊锡凸块115可由无铅焊料制造，所述无铅焊料例如是锡-银-铜(Sn-Ag-Cu)合金焊料(S卩，SAC)、锡-银(Sn-Ag)合金焊料、锡-铜(Sn-Cu)合金焊料等。然而,可想到使用锡-铅(PbSn)焊料。如图1所示，微焊锡凸块115的第一阵列113布置在装置100的第一表面106上方，且焊锡凸块114的第二阵列117布置在装置100的第二表面108上方。凸块接口 116可施加于导电层112，以在导电层112和焊锡凸块114之间提供可靠的互连边界。例如，在图1中示出的半导体装置100中，凸块接口 116包括施加于基板102的导电层112的凸块下金属化部(UBM) 118。所述UBM118可具有多种组分。例如，UBMl 18包括多个不同的金属(例如，铝(Al)、镍(Ni)、铜(Cu)等)层，所述金属层起着粘接层、扩散阻挡层、可焊层、氧化阻挡层等的作用。然而，也可有其它UBM结构。在另一实施例中，凸块接口 116可包括铜柱等。在实施例中，装置100可采用在再分布层(“RDL”)构造中实施的导电层112。所述RDL构造采用再分布结构120，所述再分布结构120包括薄膜金属(例如，铝、铜等)重布线和互连系统，所述系统将导电层112再分布为凸块接口 116的区域阵列(例如，UBM垫)，所述区域阵列可更均匀地布置在装置100的表面上。如图1所示，装置100还可包括布置在第一表面106上的RDL结构121，以进一步向与装置100相关的器件(例如，集成电路装置110、TSV等)提供电互连功能。焊锡凸块114和微焊锡凸块115随后放置在这些凸块接口 116上而分别形成凸块组件122和凸块组件123。因此，一起看来，焊锡凸本文档来自技高网...

【技术保护点】
一种过程，包括：用粘合材料将载体晶圆粘合到半导体晶圆的第一表面，所述半导体晶圆包括蚀刻阻止部，所述蚀刻阻止部在半导体晶圆内布置在第一表面和与第一表面相反的第二表面之间；和在半导体晶圆中形成通路，所述通路从第二表面延伸到蚀刻阻止部，所述载体晶圆在通路的形成过程中为半导体晶圆提供机械支撑。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A·V·萨莫伊洛夫，T·帕伦特，L·Y·王，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：