半导体器件的形成方法技术

一种半导体器件的形成方法，包括：半导体衬底具有存储区、逻辑区和电阻区，所述存储区的半导体衬底表面具有闪存栅极结构；在闪存栅极结构表面和电阻区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面形成金属硅化物层；在电阻区的第一多晶硅层的两端表面形成贯穿所述金属硅化物层、第二多晶硅层和第二介质层的导电插塞。本发明专利技术的半导体器件的形成方法能够简化形成闪存存储电路中的多晶硅电阻器的工艺步骤，节省工艺时间和成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
多晶硅电阻器是逻辑电路中或闪存存储器电路中的常用器件，在逻辑电路或闪存存储器电路的设计中，常采用掺杂有η型或P型离子的多晶硅层作为电阻器，并通过调整所掺杂离子的浓度以调节所述多晶硅电阻器的阻值。现有技术为了简化工艺步骤，在逻辑电路或闪存存储器电路中所形成多晶硅电阻器通常在形成逻辑晶体管的栅介质层和栅电极层的同时形成，如图1至图X所示。请参考图1，提供半导体衬底100，所述半导体衬底100内具有浅沟槽隔离结构101，所述浅沟槽隔离结构101表面与半导体衬底100齐平。请参考图2，在半导体衬底100和浅沟槽隔离结构101表面形成介质薄膜102和介质薄膜102表面的多晶硅薄膜103，所述多晶硅薄膜103内掺杂有η型离子或P型离子。请参考图3，刻蚀部分所述介质薄膜102和多晶硅薄膜103直至暴露出半导体衬底100位置，在浅沟槽隔离结构101表面介质层102a和多晶硅层103a，在半导体衬底100表面形成介质层102b和多晶娃层103b。其中，位于半导体衬底100表面的介质层102b和多晶娃层103b作为逻辑晶体管的栅介质层和栅电极本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电阻区，所述存储区的半导体衬底表面具有闪存栅极结构；在存储区、逻辑区和电阻区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电阻区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在形成第一多晶硅层之后，在存储区、逻辑区和电阻区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶硅薄膜；刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电阻区的第一多...

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括:提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电阻区，所述存储区的半导体衬底表面具有闪存栅极结构；在存储区、逻辑区和电阻区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电阻区表面形成第一介质层、以及所述第一介质层表面的第一多晶娃层；在形成第一多晶硅层之后，在存储区、逻辑区和电阻区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶硅薄膜；刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电阻区的第一多晶硅层表面和侧壁、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在存储区、逻辑区和电阻区的第二多晶硅层和半导体衬底表面的形成金属硅化物层；在电阻区的第一多晶硅层的两端表面形成贯穿所述金属硅化物层、第二多晶硅层和第二介质层的导电插塞。2.如权利要求1所述半导体器件的形成方法，其特征在于，所述金属硅化物层的形成工艺为:在存储区、逻辑区和电阻区的第二多晶硅层、半导体衬底、闪存栅极结构和侧墙表面形成金属层，所述金属层的材料为镍、钴或钛；采用热退火工艺使金属层...

【专利技术属性】
技术研发人员：王哲献，江红，李冰寒，高超，胡勇，于涛，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：