记忆体及其制作方法技术

本发明专利技术是有关于一种记忆体及其制作方法。该制作方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。本发明专利技术藉由在基板上交替堆叠具有不同蚀刻速率的绝缘层，并藉由蚀刻部分绝缘层来形成填入位元线的区域，可以突破现有微影技术的限制形成具有较小尺寸的位元线，提高记忆体的记忆密度。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种具有较高记忆密度 (memory density)的。
技术介绍
非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。随着电子元件的尺寸缩小，由记忆胞阵列构成的记忆体的尺寸也随之缩小。然而， 受限于目前微影技术，一般二维的记忆胞阵列在尺寸缩减上(例如缩小相邻记忆胞之间的间距)也受到限制。此外，由于记忆胞的尺寸缩小，也造成了记忆密度的降低。为了增加记忆体的资料储存能力，三维的记忆胞阵列已受到业界的高度关注。然而，对于目前的三维记忆胞阵列工艺来说，其具有较高的复杂度，且在尺寸的缩减上仍受到现有微影技术的限制。由此可见，上述现有的在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的记忆体的制作方法存在的缺陷，而提供一种新的记忆体的制作方法，所要解决的技术问题是使其可以制作出具有较高记忆密度的记忆体， 非常适于实用。本专利技术的另一目的在于，克服现有的记忆体存在的缺陷，而提供一种新的记忆体， 所要解决的技术问题是使其具有较高记忆密度，从而更加适于实用。 本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种记忆体的制作方法，此方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后，在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。 之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的记忆体的制作方法，其中所述的第一绝缘层的蚀刻速率例如小于第二绝缘层的蚀刻速率。 前述的记忆体的制作方法，其中所述的第一绝缘层的材料例如为氧化物、氮化物或氮氧化物。前述的记忆体的制作方法，其中所述的第二绝缘层的材料例如为氧化物、氮化物或氮氧化物。前述的记忆体的制作方法，其中所述的沟槽的形成方法例如是进行等向性蚀刻工艺，以移除每一第二绝缘层的一部分。前述的记忆体的制作方法，其中所述的堆叠结构的形成方法例如是先在基底上形成第一绝缘材料层与第二绝缘材料层，且最上层为第一绝缘材料层。然后，在最上层的第一绝缘材料层上形成多条在第一方向延伸的罩幕层。之后，以罩幕层为罩幕，移除部分第一绝缘材料层与第二绝缘材料层。前述的记忆体的制作方法，其中所述的第一导体层的形成方法例如是先在基底上形成导体材料层。导体材料层覆盖堆叠结构，且填入沟槽中。之后，进行非等向性蚀刻工艺， 移除沟槽外的导体材料层。前述的记忆体的制作方法，其中所述的电荷储存结构与第二导体层的形成方法例如是先在基底上形成覆盖堆叠结构的电荷储存材料层。然后，在电荷储存材料层上形成导体材料层。接着，在导体材料层上形成多条在第二方向延伸的罩幕层。之后，以罩幕层为罩幕，移除部分导体材料层与部分电荷储存材料层。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种记忆体，其包括多条堆叠结构、多条电荷储存结构以及多条字元线。堆叠结构配置于基底上，且在第一方向延伸。每一堆叠结构包括多个第一绝缘层、多个第二绝缘层以及多条位元线。这些第一绝缘层堆叠于基底上。第二绝缘层分别配置于相邻的第一绝缘层之间。位元线配置于每一第二绝缘层的相对二侧。电荷储存结构配置于基底上，且在第二方向上延伸并覆盖堆叠结构。字元线配置于电荷储存结构上。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的记忆体，其中所述的第一绝缘层的材料例如与第二绝缘层的材料不同。前述的记忆体，其中所述的第一绝缘层的材料例如为氧化物、氮化物或氮氧化物。 前述的记忆体，其中所述的第二绝缘层的材料例如为氧化物、氮化物或氮氧化物。前述的记忆体，其中所述的位元线的材料例如为多晶硅或非晶硅。前述的记忆体，其中所述的电荷储存结构的材料例如为氧化物/氮化物/氧化物、 氧化物/氮化物/氧化物/氮化物/氧化物或高介电常数材料。前述的记忆体，其中所述的字元线的材料例如为多晶硅。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术至少具有下列优点及有益效果本专利技术在基板上交替堆叠具有不同蚀刻速率的绝缘层，并藉由蚀刻部分绝缘层来形成填入位元线的区域，因此可以突破现有微影技术的限制而形成具有较小尺寸的位元线。此外，也可藉由控制绝缘层的厚度来缩小上下二层的位元线之间的距离(即缩小相邻记忆胞之间的间距)，因此也可突破现有微影技术在相邻记忆胞的间距上的限制。藉此，本专利技术所形成的记忆体可以具有较高的记忆密度。综上所述，本专利技术 是有关于一种。该制作方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。本专利技术在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1A至图1E是依照本专利技术实施例所绘示的记忆体的制作流程的立体图。10:记忆体100基底102:堆叠结构102a:第一绝缘层102b:弟—绝缘层104沟槽106:导体层108:电荷储存材料层110:导体材料层112罩幕层114:电荷储存结构116:字元线具体实施方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，应当可对本专利技术为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本专利技术加以限制。图1A至图1E是依照本专利技术实施例所绘示的记忆体的制作流程的立体图。首先，请参阅图1A所示，在基底100上形成多条在Y方向延伸的堆叠结构102。基底100例如是形成于硅晶圆上的介电基底。基底100的材料例如为氧化物。每一条堆叠结构102包括多个第一绝缘层102a与多个第二绝缘层102b。这些第一绝本文档来自技高网...

【技术保护点】
一种记忆体的制作方法，其特征在于其包括以下步骤：在一基底上形成多条在一第一方向延伸的堆叠结构，每一堆叠结构包括多个第一绝缘层以及多个第二绝缘层，该些第一绝缘层堆叠于该基底上，且该些第二绝缘层分别位于相邻的该些第一绝缘层之间；在每一堆叠结构中形成多条在该第一方向延伸的沟槽，该些沟槽位于每一第二绝缘层的相对二侧；在该些沟槽中填入一第一导体层；以及在该些堆叠结构上形成多条在一第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成一第二导体层。

【技术特征摘要】
1.一种记忆体的制作方法，其特征在于其包括以下步骤 在一基底上形成多条在一第一方向延伸的堆叠结构，每一堆叠结构包括多个第一绝缘层以及多个第二绝缘层，该些第一绝缘层堆叠于该基底上，且该些第二绝缘层分别位于相邻的该些第一绝缘层之间； 在每一堆叠结构中形成多条在该第一方向延伸的沟槽，该些沟槽位于每一第二绝缘层的相对二侧； 在该些沟槽中填入一第一导体层；以及 在该些堆叠结构上形成多条在一第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成一第二导体层。2.根据权利要求1所述的记忆体的制作方法，其特征在于其中该些第一绝缘层的蚀刻速率小于该些第二绝缘层的蚀刻速率。3.根据权利要求2所述的记忆体的制作方法，其特征在于其中该些沟槽的形成方法包括进行一等向性蚀刻工艺，移除每一第二绝缘层的一部分。4.根据权利要求1所述的记忆体的制作方法，其特征在于其中该些堆叠结构的形成方法包括 在该基底上形成多个第一绝缘材料层与多个第二绝缘材料层，且最上层为该第一绝缘材料层； 在最上层的该第一绝缘材料层上形成多条在该第一方向延伸的罩幕层；以及 以该些罩幕层为罩幕，移除部分该些第一绝缘材料层与部分该些第二绝缘材料层。5.根据权利要求1所述的记忆体的制作方法，其特征在于其中所述的第一导体层的形成方法包括 在该基...

【专利技术属性】
技术研发人员：黃竣祥，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：