【技术实现步骤摘要】
本专利技术涉及一种具有垂直双栅极的电路结构，且特别涉及一置于动态随机存取存储器中具有凹式垂直双栅极和垂直导体柱的电路结构。
技术介绍
半导体工艺技术在过去四十年来根据摩尔定律一路将尺寸缩小，而缩小工艺尺寸产生了许多小尺寸元件物理上的限制。动态随机存取存储器(DRAM)为典型受到缩小尺寸冲击的元件，例如其通道长度的缩短。当DRAM通道长度被缩短以增进操作速度及元件密度，短通道效应(short channel effect)因而产生。一个伴随短通道效应的物理现象为次 临界漏电流(sub threshold current leakage);另一个伴随短通道效应的公知物理现象为临界电压的漂移。漏极感应势鱼降低(drain-induced barrier lowering)造成前述第一个物理现象，当栅极电压低于临界电压时，势鱼(potential barrier)的降低即允许漏极和源极间的导通；对于栅极电压感应电荷的不精准预测反映在前述第二个物理现象，临界电压漂移造成元件操作控制困难及次临界漏电流的的产生。更甚，小尺寸元件需要严格及精准的工艺技术以达到品管标准，因此工艺...
【技术保护点】
一种电路结构，其特征在于，包含：一半导体基板，具有一凹槽；一第一绝缘层，设置于该凹槽中；一底部导体，设置于该凹槽下半部，该底部导体经由多个长垂直导体柱连结至一外部偏压；一顶部导体，设置于该凹槽上半部，该顶部导体连结至多个短垂直导体柱，且该顶部导体的顶部表面高于该半导体基板的表面；以及一第二绝缘层，设置于该底部导体及该顶部导体之间。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：章正欣，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。