动态随机存取存储器及其制造方法技术

本发明专利技术公开了一种动态随机存取存储器及其制造方法，上述动态随机存取存储器包括一埋藏位线，设置于一基板内沿一第一方向延伸的一第一沟槽中，上述埋藏位线包括复数个位线接触物，沿上述第一方向间隔设置于上述第一沟槽的一侧壁上；一第一绝缘物，设置于上述基板内沿一第二方向延伸的一第二沟槽的一底面上，其中上述第一绝缘物的一对侧壁分别邻接不同的上述些位线接触物；一对埋藏字元线，分别设置于上述第二沟槽的一对侧壁上，且分别覆盖部分上述第一绝缘物。

【技术实现步骤摘要】

本专利技术系有关于ー种，特别是有关于ー种动态随机存取存储器晶胞的埋藏位线及其制造方法。
技术介绍
目前将电容堆迭在晶体管之上的堆迭式(stacked)动态随机存取存储器(Dynamic Random Access Memory,以下简称DRAM)可达到高存储器密度的目标。然而,堆迭式DRAM的埋藏位线(buried bit line, BL)会由于制程尺寸不断微缩而使得不同的埋藏位线之间的位线-位线寄生电容(BL-BL capacitance)问题日趋严重。此外,在堆迭式DRAM中，不同DRAM晶胞会共用一个长条形的埋藏位线以及埋藏位线接触(buried bit line contact, CB)，这种共用的埋藏位线接触会因为本身较大的面积而产生理藏位线接触漏电(CBleakage)问题。因此，亟需ー种具有新颖结构的，以解决上述问题。
技术实现思路
有鉴于此，本专利技术之一实施例系提供一种动态随机存取存储器，包括ー埋藏位线，设置于一基板内沿一第一方向延伸的一第一沟槽中，上述埋藏位线包括复数个位线接触物，沿上述第一方向间隔设置于上述第一沟槽的ー侧壁上；一第一绝缘物，设置于上述基板内沿一第二方向延伸的一第二沟槽的一底面上，其中上述第一绝缘物的一对侧壁分别邻接不同的上述些位线接触物；一对埋藏字元线，分别设置于上述第二沟槽的一对侧壁上，且分别覆盖部分上述第一绝缘物。本专利技术之另ー实施例系提供一种动态随机存取存储器的制造方法，包括提供一基板；于上述基板中沿一第一方向形成一第一沟槽；于上述第一沟槽中形成一理藏位线，其包括一位线接触条状物，沿上述第一方向设置于上述第一沟槽的ー侧壁上；于上述基板中沿一第二方向形成一第二沟槽，其中形成上述第二沟槽的期间系截断上述位线接触条状物，以形成复数个上述位线接触物，分别从上述第二沟槽的一对侧壁暴露出来；于上述第二沟槽的一底面上形成一第一绝缘物，其中上述绝缘物的一对侧壁分别邻接不同的上述些位线接触物；于上述第二沟槽的一对侧壁上形成一对埋藏字元线，分别覆盖部分上述第一绝缘物。附图说明图I系显示本专利技术ー实施例之动态随机存取存储器的透视图。图2a 图8a为沿图I的A_A’切线的剖面图，其显示本专利技术ー实施例的动态随机存取存储器的制造方法的剖面示意图。图2b 图8b为沿图I的B-B’切线的剖面图，其显示本专利技术ー实施例的动态随机存取存储器的制造方法的剖面示意图。主要元件符号说明100 第零绝缘垫；110 第一绝缘硬遮罩层；200 基板；201、211、247 顶面;202 第一绝缘垫； 204 第一阻障垫层；206 第一金属条状物；207 第一导电物；208 位线接触条状物；208a 位线接触物；209、246、416、423 底面；210 扩散区；212 第二绝缘垫；214 第二绝缘物；216 介电质；218 第三绝缘层；220 碳硬遮罩层；220a 碳硬遮罩图案；222 氮化物硬遮罩层；224 光阻图案；226 空穴；228 第一绝缘物；229、223、230、414a、415a、414b、415b 侧壁；232 热氧化层；234、234a、234b 第二阻障垫层；236 金属材料；236a、236b 第二金属条状物；240 绝缘材料；244 埋藏字元线；244a 第二导电物；250 埋藏位线；312 电容；314、316、318 基板部分；410 第一方向；412 第一沟槽；420 第二方向；422 第二沟槽；500 动态随机存取存储器。具体实施例方式图I系显示本专利技术ー实施例的动态随机存取存储器晶胞(以下简称DRAM) 500的透视图，为方便显示埋藏位线(buried bit line, BL)和埋藏字元线(buried word line,BW)的配置，在此不予显示用以隔绝不同埋藏字元线的绝缘物，以及埋藏位线与埋藏字元线之间的结构，然非限制本实施例。如图I所示的DRAM 500的晶胞尺寸为4F2(其中F为最小半节距(half pitch)，或称单元尺寸)。如图I所示，上述DRAM 500系设置于一基板200中，其包括至少一埋藏位线(buried bit line, BL) 250、至少一第一绝缘物228和至少一对埋藏字元线(buried word Iine7Bff) 244 如图I 所示,埋藏位线250系设置于基板200内沿一第一方向410延伸的一第一沟槽412中，上述埋藏位线250系包括复数个位线接触物208a,沿第一方向410间_设置于第一沟槽412的单ー侧壁(single side)414上。第一绝缘物228系设置于基板200内沿不同于第一方向410的一第二方向420延伸的一第二沟槽422的一底面上，其中第一绝缘物228的一对侧壁229分别邻接不同的位线接触物208a。如图I所示，DRAM 500的一对埋藏字元线244系分别设置于第二沟槽422的一对侧壁230上，且分别覆盖部分第一绝缘物228。如图I所示的实施例中，DRAM 500的埋藏位线250的位线接触物208、埋藏字元线244、相邻于位线接触物208的基板部分314、位于两相邻埋藏字元线244之间的基板部分316以及位于基板部分316上的另一基板部分318可构成ー垂直晶体管，其中位线接触物208a系做为垂直晶体管的漏极接触物，埋藏字元线244系做为垂直晶体管的闸极，而垂直堆迭的基板部分314、基板部分316和基板部分318系做为垂直晶体管的漏极区、通道区和源极区。另外，DRAM 500更包括一电容312，电性接触垂直晶体管的源极区(基板部分318)。图2a、图2b至图8a、图8b系显示本专利技术ー实施例的动态随机存取存储器的制造方法的剖面示意图，其中图2a 图8a为沿图I的A_A’切线的剖面图，而图2b 图8b为沿图I的B-B’切线的剖面图。如图2a、图2b所示，首先，提供一基板200。在本专利技术一实施例中，基板200可为硅基板。在其他实施例中，可利用锗化硅(SiGe)、块状半导体(bulk semiconductor)、应变半导体(strained semiconductor)、化合物半导体(compoundsemiconductor)、绝缘层上覆娃(silicon on insulator, SOI),或其他常用的半导体基板做为基板200。基板200可植入P型或η型掺质，以针对设计需要改变其导电类型。之后，可利用化学气相沉积法(CVD)于基板200上覆盖ー第零绝缘垫100，其做为后续形成于基板200中的第一沟槽的刻蚀硬遮罩。在本专利技术ー实施例中，第零绝缘垫100可为氮化硅。接着，请參考图2a、2b，可利用微影及刻蚀制程，图案化第零绝缘垫100，并定义出第一沟槽412的形成位置。然后，可进行一刻蚀制程，以图案化的第零绝缘垫100做为刻蚀硬遮罩，于基板200中沿如图I所示的第一方向410形成第一沟槽412。然后，于第一沟槽412中形成一理藏位线250，其包括一位线接触条状物208，沿第一方向410设置于第一沟槽412下部的ー侧壁414a上，一第一绝缘垫202，顺应性覆盖第一沟槽412下部的侧壁414a、415a和一底面416，且邻接位线接触条状物208，以及ー第一导电物207，填充第一沟槽412下部，且覆盖第一绝本文档来自技高网...

【技术保护点】
一种动态随机存取存储器，其特征在于，所述的存储器包括：一埋藏位线，设置于一基板内沿一第一方向延伸的一第一沟槽中，所述的埋藏位线包括复数个位线接触物，沿所述的第一方向间隔设置于所述的第一沟槽的一侧壁上；一第一绝缘物，设置于所述的基板内沿一第二方向延伸的一第二沟槽的一底面上，其中所述的第一绝缘物的一对侧壁分别邻接不同的所述的位线接触物；以及一对埋藏字元线，分别设置于所述的第二沟槽的一对侧壁上，且分别覆盖部分所述的第一绝缘物。

【技术特征摘要】
1.一种动态随机存取存储器，其特征在于，所述的存储器包括 一理藏位线，设置于ー基板内沿一第一方向延伸的一第一沟槽中，所述的埋藏位线包括复数个位线接触物，沿所述的第一方向间隔设置于所述的第一沟槽的一侧壁上； 一第一绝缘物，设置于所述的基板内沿一第二方向延伸的一第二沟槽的一底面上，其中所述的第一绝缘物的一对侧壁分别邻接不同的所述的位线接触物；以及 一对埋藏字元线，分别设置于所述的第二沟槽的一对侧壁上，且分别覆盖部分所述的第一绝缘物。2.如权利要求I所述的动态随机存取存储器，其特征在于，所述的埋藏位线包括 一第一绝缘垫层，覆盖所述的第一沟槽下部的所述的侧壁和一底面，且邻接所述的位线接触物；以及 一第一导电物，填充所述的第一沟槽下部，且覆盖所述的第一绝缘垫层和所述的位线接触物。3.如权利要求2所述的动态随机存取存储器，其特征在于，所述的存储器更包括 一第二绝缘垫层，覆盖所述的第一沟槽上部的所述的侧壁和所述的埋藏位线； 一第二绝缘物，填充所述的第一沟槽上部，且覆盖所述的第二绝缘垫层；以及 一第二导电物，沿所述的第一方向内嵌于所述的第二绝缘物中，其中所述的第二导电物的两端分别连接所述的对埋藏字元线。4.如权利要求2所述的动态随机存取存储器，其特征在于，所述的第一导电物更包括 一第一阻障垫层，形成于所述的第一沟槽中，且覆盖所述的第一绝缘垫层和所述的位线接触物；以及 一第一金属条状物，填充所述的第一沟槽，且覆盖所述的第一阻障层。5.如权利要求3所述的动态随机存取存储器，其特征在干，所述的对埋藏字元线由ー热氧化层、一第二阻障垫层和一第二金属条状物构成，其中所述的氧化层覆盖所述的第二沟槽的所述的对侧壁，且所述的第二阻障垫层介于所述的氧化层和所述的第二金属条状物之间。6.如权利要求3所述的动态随机存取存储器，其特征在于，所述的第二导电物由从所述的第二沟槽的所述的对侧壁延伸内嵌于所述的第二绝缘物中的部分所述的第二阻障垫层和部分所述的第二金属条状物构成，其中所述的第二导电物的所述的第二阻障垫层包围所述的第二金属条状物。7.如权利要求I所述的动态随机存取存储器，其特征在于，所述的存储器更包括复数个扩散区，位于所述的基板中，且分别邻接所述的位线接触物的側壁。8.如权利要求I所述的动态随机存取存储器，其特征在于，所述的第一沟槽和所述的第二沟槽彼此交叉设置，且所述的第二沟槽的所述的底面位于所述的第一沟槽的一底面的上方。9.如权利要求I所述的动态随机存取存储器，其特征在于，所述的第一绝缘物的一底面不高于所述的位线接触物的底面，其中所述的第一绝缘物的一顶面不低于所述的位线接触物的顶面。10.一种动态随机存取存储器的制造方法，其特征在于，所述的方法包括下列步骤 提供一基板；于所述的基板中沿一第一方向形成一第一沟槽； 于所述的第一沟槽中形成一理藏位线，其包括一位线接触条状物，沿所述的第一方向设置于所述的第一沟槽的一侧壁上； 于所述的基板中沿一第二方向形成一第二沟槽，其中形成所述的第二沟槽的期间系截断所述的位线接触条状物，以形成复数个所述的位线接...

【专利技术属性】
技术研发人员：郭泽绵，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：