记忆体结构及其制造方法技术

本发明专利技术是有关于一种记忆体结构及其制造方法。该记忆体结构，包括记忆胞，而记忆胞包括下列构件。第一栅极设置于基底上。堆叠结构包括设置于第一栅极上的第一介电结构、通道层、第二介电结构与第二栅极、设置于第一介电结构中的第一电荷储存结构、及设置于第二介电结构中第二电荷储存结构。其中，第一电荷储存结构与第二电荷储存结构中的至少一者包括实体上分离设置的两个电荷储存单元。第一介电层设置于堆叠结构两侧的第一栅极上。第一源极与漏极及第二源极与漏极设置于第一介电层上且位于通道层的两侧。因此本发明专利技术可以解决由第二位元效应所造成的读取错误，并降低由二次热电子所造成的程序化干扰。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种具有多个实体上分离的电荷储存单元的。
技术介绍
记忆体是设计用来储存资讯或资料的半导体元件。当电脑微处理器的功能变得越来越强，软件所进行的程序与运算也随之增加。因此，记忆体的容量需求也就越来越高。在各式的记忆体产品中，非挥发性记忆体，例如可电擦除可程序化只读记忆体(ElectricallyErasable Programmable Read Only Memory,EEPROM)允许多次的资料程序化、读取及擦除操作，且其中储存的资料即使在记忆体被断电后仍可以保存。基于上述优点，可电擦除可程序化只读记忆体已成为个人电脑和电子设备所广泛采用的一种记忆体。 典型的可电擦除且可程序化只读记忆体是以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(control gate)。当记忆体进行程序化(program)时,注入浮置栅极的电子会均匀分布于整个多晶硅浮置栅极之中。然而，当多晶硅浮置栅极下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。因此，为了解决可电擦除可程序化只读记忆体漏电流的问题，目前现有习知的一种方法是采用含有非导体的电荷储存层的栅极结构来取代多晶硅浮置栅极。以电荷储存层取代多晶硅浮置栅极的另一项优点是，在元件程序化时，仅会将电子局部性地储存在接近源极或漏极上方的电荷储存层中。因此，在进行程序化时，可以分别对堆叠式栅极一端的源极区与控制栅极施加电压，而在接近于源极区的电荷储存层中产生高斯分布的电子，并且也可以分别对堆叠式栅极一端的漏极区与控制栅极施加电压，而在接近于漏极区的电荷储存层中产生高斯分布的电子。故而，藉由改变控制栅极与其两侧的源极/漏极区所施加电压，可以在单一的电荷储存层之中存在两群具有高斯分布的电子、单一群具有高斯分布的电子或是不存在电子。因此，此种以电荷储存层取代浮置栅极的快闪记忆体，可以在单一的记忆胞之中写入四种状态，为一种单一记忆胞二位元(2bits/cell)储存的快闪记忆体。然而，随着半导体元件积集度(integrity)的增加，非挥发性记忆体的尺寸也不断地微缩。由于栅极长度(gate length)的微缩让同一记忆胞中的左右两个电荷储存单元越来越靠近，而导致严重的第二位元效应(second bit effect)的问题，因此容易产生读取错误。此外，由于源极区与漏极区的微缩，使源极区与漏极区阻挡不了由程序化选定的记忆胞所产生的二次热电子(secondary hot electron),从而造成二次热电子注入到相邻的记忆胞中，进而产生程序化干扰(program disturbance)的问题，因而降低了记忆体元件的可靠度。由此可见，上述现有的在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的的目的在于，克服现有的记忆体结构存在的缺陷，而提供一种新的记忆体结构，所要解决的技术问题是使其可以解决由第二位元效应所造成的读取错误，非常适于实用。本专利技术的另一目的在于，克服现有的记忆体结构存在的缺陷，而提供一种新的记忆体结构的制造方法，所要解决的技术问题是使其可以降低由二次热电子所造成的程序化干扰，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种记忆体结构，包括记忆胞，而记忆胞包括下列构件。第一栅极设置于基底上。堆叠结构包括设置于第一栅极上的第一介电结构、通道层、第二介电结构与第二栅极、设置于第一 介电结构中的第一电荷储存结构、及设置于第二介电结构中第二电荷储存结构。其中，第一电荷储存结构与第二电荷储存结构中的至少一者包括实体上分离设置的两个电荷储存单元。第一介电层设置于堆叠结构两侧的第一栅极上。第一源极与漏极及第二源极与漏极设置于第一介电层上且位于通道层的两侧。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的记忆体结构，其中所述的第一电荷储存结构与第二电荷储存结构例如皆为实体上分离设置的两个电荷储存单元。前述的记忆体结构，其中所述的第一电荷储存结构例如是单一个电荷储存单元，第二电荷储存结构例如是实体上分离设置的两个电荷储存单元。前述的记忆体结构，其中所述的第一电荷储存结构例如是实体上分离设置的两个电荷储存单元，第二电荷储存结构例如是单一个电荷储存单元。前述的记忆体结构，其中当记忆体结构包括多个记忆胞时，这些记忆胞堆叠设置。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种记忆体结构的制造方法，包括下列步骤。首先，在基底上形成第一栅极。接着，在第一栅极上形成堆叠结构。堆叠结构包括设置于第一栅极上的第一介电结构、通道层、第二介电结构与第二栅极、设置于第一介电结构中的第一电荷储存结构、及设置于第二介电结构中第二电荷储存结构。其中，第一电荷储存结构包括实体上分离设置的两个第一电荷储存单元，且第二电荷储存结构包括实体上分离设置的两个第二电荷储存单元。然后，在堆叠结构两侧的第一栅极上形成第一介电层。接下来，在第一介电层上形成位在通道层两侧的第一源极与漏极及第二源极与漏极。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的记忆体结构的制造方法，其中所述的第一栅极的形成方法例如是离子植入法或化学气相沉积法。前述的记忆体结构的制造方法，其中所述的堆叠结构的形成方法可包括下列步骤。首先，在第一栅极上依序形成第二介电材料层、半导体材料层、第三介电材料层与栅极材料层。接着，图案化第二介电材料层、半导体材料层、第三介电材料层与栅极材料层，而在第一栅极上依序形成第二介电层、通道层、第三介电层与第二栅极。然后，移除第二介电层的两侧部分与第三介电层的两侧部分，而在通道层与第一栅极之间形成两个第一开口，且在第二栅极与通道层之间形成两个第二开口。接下来，在第一开口的表面与第二开口的表面上形成第四介电层。之后，在第四介电层上形成填入第一开口的第一电荷储存单元与填入第二开口的第二电荷储存单元。前述的记忆体结构的制造方法，其中所述的第一源极与漏极及第二源极与漏极的形成方法可包括下列步骤。首先，在第一介电层上形成导体层，且导体层覆盖堆叠结构。接着，移除部分导体层，而形成位于通道层两侧的第一源极与漏极及第二源极与漏极，且第一源极与漏极、第二源极与漏极与通道层的厚度例如是实质上相同。前述的记忆体结构的制造方法，更可包括在第一源极与漏极及第二源极与漏极上形成位于第二栅极两侧的第五介电层。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术至少具有下列优点及有益效果 本专利技术提出的记忆体结构由于第一电荷储存结构与第二电荷储存结构中的至少一者包括实体上分离设置的两个电荷储存单元，因此可解决由第二位元效应所造成的读取错误，并且可降低由二次热电子所造成的程序化干扰。此外，本专利技术的所提出之记忆体结构的制造方法可与现行工艺进行整合，因此能够有本文档来自技高网...

【技术保护点】
一种记忆体结构，其特征在于其包括一记忆胞，该记忆胞包括：一第一栅极，设置于一基底上；一堆叠结构，包括：设置于该第一栅极上的一第一介电结构、一通道层、一第二介电结构与一第二栅极；一第一电荷储存结构，设置于该第一介电结构中；及一第二电荷储存结构，设置于该第二介电结构中，其中该第一电荷储存结构与该第二电荷储存结构中的至少一者包括实体上分离设置的两个电荷储存单元；一第一介电层，设置于该堆叠结构两侧的该第一栅极上；以及一第一源极与漏极及一第二源极与漏极，设置于该第一介电层上且位于该通道层的两侧。

【技术特征摘要】
1.一种记忆体结构，其特征在于其包括一记忆胞，该记忆胞包括 一第一栅极，设置于一基底上； ー堆叠结构，包括 设置于该第一栅极上的一第一介电结构、一通道层、一第二介电结构与一第二栅极； 一第一电荷储存结构，设置于该第一介电结构中；及 一第二电荷储存结构，设置于该第二介电结构中，其中该第一电荷储存结构与该第二电荷储存结构中的至少ー者包括实体上分离设置的两个电荷储存单元； 一第一介电层，设置于该堆叠结构两侧的该第一栅极上；以及 一第一源极与漏极及ー第二源极与漏极，设置于该第一介电层上且位于该通道层的两侦れ2.根据权利要求I所述的记忆体结构法，其特征在于其中所述的第一电荷储存结构与该第二电荷储存结构皆为实体上分离设置的两个电荷储存单元。3.根据权利要求I所述的记忆体结构法，其特征在于其中所述的第一电荷储存结构为単一个电荷储存单元，该第二电荷储存结构为实体上分离设置的两个电荷储存单元。4.根据权利要求I所述的记忆体结构法，其特征在于其中所述的第一电荷储存结构为实体上分离设置的两个电荷储存单元，该第二电荷储存结构为单ー个电荷储存单元。5.根据权利要求I所述的记忆体结构法，其特征在于其中当该记忆体结构包括多个记忆胞吋，该些记忆胞堆叠设置。6.一种记忆体结构的制造方法，其特征在于其包括以下步骤 在一基底上形成一第一栅极； 在该第一栅极上形成ー堆叠结构，且该堆叠结构包括 设置于该第一栅极上的一第一介电结构、一通道层、一第二介电结构与一第二栅极； 一第一电荷储存结构，设置于该第一介电结构中，且包括实体上分离设置的两个第一电荷储存单元；以及 一第二电荷储存结构，设置于该第二介电结...

【专利技术属性】
技术研发人员：程政宪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：