制造相变化记忆体的方法技术

一种制造相变化记忆体的方法：(i)形成加热元件于半导体基材上；(ii)形成第一介电层于半导体基材及加热元件上方，第一介电层具有开口暴露出加热元件；(iii)形成阻障层衬裹开口的侧壁；(iv)形成相变化材料层覆盖第一介电层及阻障层，并填充开口；(v)移除相变化材料层位于第一介电层上方的部分，而暴露出第一介电层；(vi)在开口中形成相变化元件，相变化元件的上表面和及阻障层定义出凹口；(vii)形成电极材料层覆盖第一介电层，并填充凹口；以及(viii)移除电极材料层位于第一介电层上方的部分，而形成嵌设在凹口内的电极结构。上述方法能够解决曝光制程中的对准问题。

【技术实现步骤摘要】

本专利技术是有关于一种相变化记忆体装置的制造方法。
技术介绍
计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包含加热元件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热元件时，加热元件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)。相变化单元在不同的相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。目前，相变化记忆体的制造过程仍面临一些问题，因此有必要提出一种更好的制造方法。
技术实现思路
本专利技术的一方面是提供一种相变化记忆体的制造方法，此方法的其中一项技术效果是解决曝光制程中的对准问题。此方法的另一项技术效果是所制造的相变化记忆体能够有效防止相变化元件的材料扩散到邻近的介电层中。根据本专利技术的各种实施方式，此方法包含以下的操作：(i)形成加热元件于半导体基材上；(ii)形成第一介电层于半导体基材及加热元件上方，其中第一介电层具有至少一开口暴露出加热元件；(iii)形成阻障层衬裹开口的侧壁；(iv)形成相变化元件于开口内，其中相变化元件的上表面以及阻障层定义出一凹口；(v)形成电极材料层覆盖第一介电层，并填充凹口；以及(vi)移除电极材料层位于第一介电层上方的部分，而形成嵌设在凹口内的电极结构。在某些实施方式中，上述操作(iv)包含以下步骤：(a)形成相变化材料层覆盖第一介电层及阻障层，并填充开口；(b)移除相变化材料层位于第一介电层上方的部分，而暴露出第一介电层；以及(c)移除开口内的相变化材料层的一部分，使开口内的相变化材料层的残留部分形成相变化元件。在某些实施方式中，半导体基材包含第一电极以及位于第一电极上的第二介电层，第二介电层具有通孔露出第一电极，其中加热元件填充在通孔中，而连接第一电极。在某些实施方式中，第二介电层和阻障层包含相同的材料，且所述相同的材料是选自由氮化硅、掺杂铝的氮化硅、掺杂铝的氧化硅、掺杂硼的氮化硅、掺杂磷的氮化硅、氮氧化硅(siliconoxynitride)、氧化锡以及上述的组合所组成的群组。在某些实施方式中，加热元件的电阻值大于第一电极的电阻值，且加热元件的宽度小于第一电极的宽度。在某些实施方式中，所述开口的宽度大于加热元件的宽度。在某些实施方式中，形成阻障层的操作包含以下步骤：保形(conformal)的沉积阻障材料层披覆第一介电层及开口，其中阻障材料层包含水平部分以及垂直部分，水平部分披覆第一介电层的上表面和开口的底部，垂直部分披覆开口的侧壁；以及使用非等向性蚀刻移除阻障材料层的水平部分，而形成阻障层。在某些实施方式中，阻障层包含至少一材料是选自由氮化硅、掺杂铝的氮化硅、掺杂铝的氧化硅、掺杂硼的氮化硅、掺杂磷的氮化硅、氮氧化硅(siliconoxynitride)、氧化锡、以及上述的组合所组成的群组。在某些实施方式中，所述移除相变化材料层位于第一介电层上方的部分的操作包含使用化学机械研磨。在某些实施方式中，所述移除开口内的相变化材料层的一部分的操作包含使用湿式蚀刻。在某些实施方式中，凹口的深度为约25nm至约200nm，且相变化元件的厚度为约25nm至约200nm。附图说明图1绘示根据本专利技术各种实施方式的制造相变化记忆体的方法的流程图；图2绘示图1的执行操作12后所得结构的上视示意图；图3-图13绘示本专利技术各种实施方式在不同制程阶段下的剖面示意图。具体实施方式为了使本专利技术的叙述更加详尽与完备，下文针对了本专利技术的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本专利技术具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。近来，在开发“相变化记忆体”(phase-changememory)时面临一些技术问题。例如，当使用一般的沉积-微影-蚀刻制程来形成图案化的相变化元件时，微影制程会面临对准的问题。详细的说，在半导体基材上沉积一层相变化材料之后，因为相变化材料的光穿透率较小，所沉积的相变化材料层会遮蔽半导体基材上的对位标记(alignmentmark)，导致后续的微影制程无法进行精准的对位。一种解决的方法是，先对沉积的相变化材料层进行一次粗略的微影-蚀刻制程，以移除相变化材料层中遮蔽对位标记的部分，让半导体基材上的对位标记暴露出来。然后，利用暴露出的对位标记进行精准的对位，并再执行一次微影-蚀刻制程，而形成具有精准图案的相变化元件。上述的解决方式，不仅必须使用额外一次的粗略微影-蚀刻制程，而且此步骤必须依赖执行人员个人的经验及判断才能完成。本专利技术的一方面是有关于一种制造相变化记忆体的方法。在此提出的制造方法具备多种技术效果，其中一项技术效果即是能够完全避免上述的对准问题。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本专利技术的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。图1绘示根据本专利技术各种实施方式的制造相变化记忆体的方法10的流程图。方法10包含操作12、操作14、操作16、操作18、操作20、操作22、操作24以及操作26。图2-图13绘示本专利技术各种实施方式在不同制程阶段的示意图。虽然本文中使用一系列的操作来说明在此揭露的方法，但是这些操作所示的顺序不应该被解释为本专利技术的限制。具体的说，某些操作可以按不同的顺序进行或与其它步骤同时进行。此外，并非所有绘示的操作及/或步骤都是必须的才能实现本专利技术的实施方式。此外，本文档来自技高网...

【技术保护点】
一种制造相变化记忆体的方法，其特征在于，包含：形成至少一加热元件于一半导体基材上；形成一第一介电层于该半导体基材及该加热元件上方，其中该第一介电层具有至少一开口暴露出该加热元件；形成一阻障层衬裹该开口的一侧壁；形成一相变化元件于该开口内，其中该相变化元件的一上表面以及该阻障层定义出一凹口；形成一电极材料层覆盖该第一介电层，并填充该凹口；以及移除该电极材料层位于该第一介电层上方的部分，而形成嵌设在该凹口内的一电极结构。

【技术特征摘要】
1.一种制造相变化记忆体的方法，其特征在于，包含：
形成至少一加热元件于一半导体基材上；
形成一第一介电层于该半导体基材及该加热元件上方，其中该第一介电层
具有至少一开口暴露出该加热元件；
形成一阻障层衬裹该开口的一侧壁；
形成一相变化元件于该开口内，其中该相变化元件的一上表面以及该阻障
层定义出一凹口；
形成一电极材料层覆盖该第一介电层，并填充该凹口；以及
移除该电极材料层位于该第一介电层上方的部分，而形成嵌设在该凹口内
的一电极结构。
2.根据权利要求1所述的制造相变化记忆体的方法，其特征在于，形成
该相变化元件于该开口内的操作包含以下步骤：
形成一相变化材料层覆盖该第一介电层及该阻障层，并填充该开口；
移除该相变化材料层位于该第一介电层上方的部分，而暴露出该第一介电
层；以及
移除该开口内的该相变化材料层的一部分，使该开口内的该相变化材料层
的残留部分形成该相变化元件。
3.根据权利要求1所述的制造相变化记忆体的方法，其特征在于，该半
导体基材包含一第一电极以及一第二介电层位于该第一电极之上，该第二介电
层具有一通孔露出该第一电极，其中该加热元件填充在该通孔中，且连接该第
一电极。
4.根据权利要求3所述的制造相变化记忆体的方法，其特征在于，该第
二介电层和该阻障层包含一相同的材料，且该相同的材料是选自由氮化硅、掺
杂铝的氮化硅、掺杂铝的氧化硅、掺杂硼的氮化硅、掺杂磷的氮化硅、氮氧化...

【专利技术属性】
技术研发人员：陶义方，
申请(专利权)人：宁波时代全芯科技有限公司，英属维京群岛商时代全芯科技有限公司，
类型：发明
国别省市：浙江;33