本发明专利技术涉及半导体存储器领域，公开了一种具有复合氮基介质隧穿层的TN-SONOS存储器，其包括：半导体衬底，包括具有沟道表面的沟道，以及与所述沟道相邻的源端和漏端；栅极；以及介于所述栅极和所述沟道表面之间的介电叠层。其中，所述介电叠层包括：隧穿层，与所述沟道表面接触；叠加于所述隧穿层上方的电荷捕获层；叠加于所述电荷捕获层上方的阻挡层，与所述栅极接触。其中，所述隧穿层为三层电介质复合结构的复合介质隧穿层，包括：与该沟道表面接触的第一层，其成分为氮氧化硅SiON(x)；邻近该第一层的第二层，其成分为Si3N4；邻近该第二层的第三层，其成分为氮氧化硅SiON(y)。本发明专利技术改善了SONOS非易失性存储器的性能，可应用于高质量和极小的存储器装置中。
【技术实现步骤摘要】
本专利技术涉及半导体存储器领域，尤其涉及一种具有复合氮基介质隧穿层的TN-SONOS存储器。
技术介绍
在半导体存储器领域，闪存是非易失性存储器技术中的一种，传统闪存利用浮动栅极作为电荷存储单元，但随着闪存技术的不断发展，存储密度不断增大，浮动栅极之间的距离减小，相邻浮动栅极的存储电荷之间会产生相互影响，对浮栅闪存技术而言，这就阻碍了存储密度的增加。而SONOS (硅-二氧化硅-氮化硅-二氧化硅-硅)存储器采用绝缘的电荷捕捉层来取代浮动栅极，完全避免了存储电荷之间的相互影响，同时它还以其独特的ONO结构，使得闪存具有稳定性好、可靠性高、低功耗、抗辐照能力强以及易与标准CMOS工艺兼容等特点，研究成果层出不穷，因此被认为是最具潜力的高密度存储器技术。另外，与 其他嵌入式非易失性存储器(NVM)技术相比，SONOS工艺所需的掩膜较少，具有更高的性价比；该技术还继承了闪存技术几十年积累的成果，具有可靠性好、集成度高和与基底CMOS工艺兼容的特点；同时其ONO结构的特殊性及离散电荷存储等技术，使得SONOS技术能够实现的存储器单元及可靠性能不断提高，新技术不断涌现，成为该领域的研究热点。图IA所示为现有技术的SONOS型非易失性存储器单元的横截面示意图。其结构包括衬底10，源极漏极11，多晶硅栅极12，在栅极和衬底之间的介电叠层13，以及边墙14。其中，存储器的介电叠层13的放大图IB中自上而下分别为阻挡层(SiO2) 130，电荷捕获层(Si3N4) 131，隧穿层(SiO2) 132。现有“S0N0S”型存储器是指将单一介质和单一结构作为隧穿层的非易失性存储器器件，其结构从下到上依次为硅衬底、二氧化硅隧穿层、氮化硅电荷存储层、二氧化硅电荷阻挡层和栅。SONOS存储器采用常用的偏压技术，以电子FN隧穿的方式进行写入，同时采用空穴FN隧穿或者电子逃离陷阱的方式进行擦除。随着存储器技术的不断发展，为使擦除速度可以达到实际应用，隧穿氧化层的厚度必须小于30A，然而，若采用这样的厚度，氮化硅存储层中的抗擦写能力和数据保持能力都会降低，从而影响存储器的可靠性。若采用较厚的隧穿层，擦除操作所需的大电场就会使电子从栅极经过阻挡层注入到电荷捕捉层中，栅电子的注入会中和空穴的注入量，从而造成擦除饱和，如果擦除饱和过大，则完全不能实现电荷的擦除。所以传统SONOS的隧穿层逐渐无法同时满足数据写入擦除速度和数据静态保持特性这对矛盾的要求因为隧穿层二氧化硅厚则难以满足对数据写入擦除的速度的要求，隧穿层二氧化硅薄则难以满足对数据静态保持特性的要求。本专利技术克服现有技术的以上缺陷，提出一种具有复合氮基介质隧穿层的TN-SONOS存储器，解决了现有SONOS技术中数据写入擦除速度和数据静态保持特性这对矛盾，改善SONOS非易失性存储器的性能，同时还可应用于高质量和极小的存储器装置中
技术实现思路
有鉴于此，本专利技术在SONOS型非易失性存储器器件结构的基础上提出了一种具有复合氮基介质隧穿层的新型TN-SONOS非易失性存储器。本专利技术不仅可以利用高介电常数材料的优点来增进隧穿层效能，还获得较薄的复合介电隧穿层，较薄的厚度在一定电压下可在隧穿层中获得较大的电场，在降低高速擦写操作所需的电场的同时还不引起擦除饱和。同时由于本专利技术存储器在隧穿层采用了氮氧化硅，写入擦除过程中载流子对隧穿层所产生的缺陷、陷阱和界面态减少，存储单元的数据保留特性和抗擦写能力都非常好。复合介电隧穿层还具有U型导带势垒，有利于写入或擦除时载流子的隧穿，实现了数据保持特性和擦除速度这一对矛盾的性能指标的调节操作。本专利技术所提供的具有复合氮基介质隧穿层的TN-SONOS非易失性存储器，其特征在于，包括 半导体衬底，包括具有沟道表面的沟道，以及与所述沟道相邻的源端和漏端； 栅极；以及 介于所述栅极和所述沟道表面之间的介电叠层； 其中，所述介电叠层包括 隧穿层，与所述沟道表面接触； 叠加于所述隧穿层上方的电荷捕获层； 叠加于所述电荷捕获层上方的阻挡层，与所述栅极接触。其中，所述隧穿层为三层电介质复合结构的复合介质隧穿层，包括与该沟道表面接触的第一层，其成分为氮氧化硅SiONw，其中X的值为O. I到3，厚度为5-20A ;邻近该第一层的第二层，其成分为Si3N4,厚度为5-20A ;邻近该第二层的第三层,其成分为氮氧化娃SiONw，其中J的值为O. I到3，厚度为5-40A。其中，所述复合介质隧穿层中第一层和第三层的厚度可以根据氮和氧的比例进行适当调节。本专利技术中“TN-S0N0S”是指Tunnel Nitride-SONOS型存储器，是将复合氮基介质结构“氮氧化硅-氮化硅-氮氧化硅”作为隧穿层的存储器。本专利技术基于SONOS非易失性存储器，提出了一种新型的具有复合隧穿层的存储器结构，其中的复合隧穿层由SiON(x)、Si3N4、SiON(y)依序叠加而成，其中x、y分别表示SiONw层与SiONw层中氮和硅的比例。对于底部SiONw层，其与Si衬底界面键合牢固，在写入擦除过程中减少了界面态，提高了抗擦写能力；氮的加入还减少了缺陷，降低了缺陷辅助隧穿造成的漏电流，提高了数据保留特性；同时较低的势垒高度，有利于写入/擦除过程中载流子的直接隧穿。对于中间的SiN层，其厚度非常薄，电荷陷阱完全可以忽略；较低的势垒高度，还提高了载流子在写入/擦除过程中的直接隧穿。对于顶部的SiON(y)。其与电荷存储层界面键合牢固，不仅减少了载流子隧穿过程中产生的界面损伤，还降低了势垒高度，提高了擦除速率和操作窗口。与用单一介质作为隧穿层的传统SONOS存储器相比，该结构具有U型导带隧穿势垒，在高电场下，能带发生倾斜，产生较大的空穴隧穿电流，在低电场下，较大的ONO势垒阻止了载流子的直接隧穿，均衡了存储器的数据保持特性与擦除速度这一对相互制约的参数指标；同时其在相等的隧穿电流下具有更厚的隧穿层，提高了数据保留特性；缺陷、陷阱和界面态的减少，提高了抗擦写能力，降低了阈值电压的漂移。附图说明图IA为传统SONOS型非易失性存储器器件结构的横截面示意图。图IB为图IA所示传统存储器中介电叠层部分的放大示意图。图2为本专利技术具有复合氮基介质隧穿层的TN-SONOS存储器。其中图2A为本专利技术存储器的横截面示意图，图2B为本专利技术存储器中介电叠层部分的放大示意图。图3为传统SONOS型非易失性存储器栅极和沟道间介电叠层的能带示意图。图4为本专利技术具有复合介质隧穿层的TN-SONOS存储器中隧穿层的能带示意图。具体实施例方式以下结合附图和具体实施例对本专利技术提出的具有复合氮基介质隧穿层的新型TN-SONOS非易失性存储器作进一步的详细说明。需要说明的是，附图均采用非常简化的形式，仅用于方便、明晰地辅助说明本专利技术实施例的目的。如图2A、2B所示，本专利技术提供的一种具有复合氮基介质隧穿层的新型TN-SONOS非易失性存储器，包括衬底20，衬底两端的源极漏极21，栅极22，在栅极22和衬底20之间的介电叠层23，以及边墙24。所述存储器的介电叠层23中自上而下分别为阻挡层230，电荷捕获层231，复合隧穿层232。所述复合隧穿层232中自上而下分别为第三层232a，该层包含氮氧化硅SiONw，其中J的值为O. I到3本文档来自技高网...
【技术保护点】
一种具有复合氮基介质隧穿层的TN？SONOS存储器，其特征在于，包括：半导体衬底，包括具有沟道表面的沟道，以及与所述沟道邻近的源端和漏端；栅极；以及介于所述栅极和所述沟道表面之间的介电叠层；其中，所述介电叠层包括：隧穿层，与所述沟道表面接触；叠加于所述隧穿层上方的电荷捕获层；叠加于所述电荷捕获层上方的阻挡层，与所述栅极接触。
【技术特征摘要】
【专利技术属性】
技术研发人员：石艳玲，张顺斌，刘丽娟，曹刚，陈广龙，沈国飞，陈赞栋，周群，李曦，
申请(专利权)人：华东师范大学，上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。