半导体器件及其制造方法技术

本发明专利技术的实施例涉及半导体器件及其制造方法。该半导体器件包括：具有主表面的半导体衬底；MONOS型存储器单元，形成于主表面之上并且具有沟道；n沟道晶体管，形成于主表面之上；以及p沟道晶体管，形成于主表面之上。以接触MONOS型存储器单元、n沟道晶体管和p沟道晶体管的顶表面这样的方式形成氮化物膜。氮化物膜向MONOS型存储器单元、n沟道晶体管和p沟道晶体管的沟道施加应力。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用包括说明书、附图和说明书摘要的、于2011年5月30日提交的日本专利申请公开No.2011-120058的公开内容通过整体引用而结合于此。
本专利技术涉及一种半导体器件及其制造方法，并且具体地涉及一种包括场效应晶体管的半导体器件及其制造方法。
技术介绍
包括快闪存储器或者中央处理单元(CPU)的半导体器件的可设想示例包括微计算机。微计算机一般具有如下结构，该结构具有形成于半导体衬底上的多个金属氧化物半导体(MOS)晶体管。快闪存储器的优选示例为非易失性存储器，该非易失性储存器是即使在关断时仍然保持记录的信息的器件。逻辑电路(比如CPU)优选为互补金属氧化物半导体(CMOS)晶体管(所谓的n沟道和p沟道MOS晶体管组合)。非易失性存储器的示例包括根据在日本待审专利申请公开No.2008-41832中公开的金属氧化物氮化物氧化物硅(MONOS)技术的晶体管。这里，用作快闪存储器的根据MONOS技术的存储器单元称为FMONOS(快闪金属氧化物氮化物氧化物半导体)存储器单元。通过在半导体衬底上形成FMONOS型存储器单元和CMOS晶体管来形成高功能微计算机。这样的微计算机使用于工业机器、家用电器、车载系统等中。同时，在X.CHEN，S，FANG等人的“StressProximityTechniqueforPerformanceImprovementwithDualStressLinerat45nmTechnologyandBeyond”(2006SymposiumonVLSITechnologyDigestofTechnicalPapers，UnitedStates，2006IEEE，2006，1-4244-0005-8/06/$20.00)中公开一种用于增加在形成CMOS晶体管的n沟道和p沟道MOS晶体管的源极与漏极之间流动的驱动电流的技术。这一文献公开一种称为“应力邻近技术(SPT)”的技术(也就是以覆盖n沟道和p沟道MOS晶体管的方式形成用于向MOS晶体管的沟道区域施加应力的薄膜的技术)。这一文献也声明：在根据SPT的MOS晶体管中，去除栅极电极的侧壁绝缘膜增加薄膜向沟道区域施加的应力。
技术实现思路
然而如果去除形成于FMONOS型存储器单元的栅极电极之上的侧壁绝缘膜以便使用SPT，则不利地同时去除氮化物膜(氮化物绝缘体层)。具体而言，当去除形成于FMONOS型存储器单元的栅极电极之上的氮化硅膜时，可以同时去除用于存储电荷以便驱动FMONOS型存储器单元的氮化硅膜。用于存储FMONOS型存储器单元的电荷的氮化硅膜通常设置于栅极电极旁边和下面。即使当去除设置于栅极电极旁边的氮化硅膜时，仍然较少地影响FMONOS型存储器单元的功能。另一方面，当去除设置于栅极电极下面的氮化硅膜时，可能无法获得FMONOS型存储器单元的功能。例如在湿蚀刻中，从上方去除氮化硅膜。也就是说，先是去除在栅极电极旁边的氮化硅膜，然后去除在栅极电极下面的氮化硅膜。如果以高蚀刻速率执行湿蚀刻，则将去除侧面和下面的氮化硅膜二者。如果去除在栅极电极下面的氮化物膜，则将削弱FMONOS型存储器单元的功能。本专利技术的优点是提供一种包括FMONOS型存储器单元和CMOS晶体管二者并且增加晶体管的驱动电流而且维持FMONOS型存储器单元的功能的半导体器件及其制造方法。本专利技术的第一方面提供一种半导体器件。该半导体器件包括：具有主表面的半导体衬底；MONOS型存储器单元，形成于主表面之上并且具有沟道；n沟道晶体管，形成于主表面之上；p沟道晶体管，形成于主表面之上；以及氮化物膜，以接触MONOS型存储器单元、n沟道晶体管和p沟道晶体管的相应顶表面这样的方式来形成。氮化物膜向MONOS型存储器单元、n沟道晶体管和p沟道晶体管的沟道施加应力。本专利技术的第二方面提供一种用于通过制备具有主表面的半导体衬底并且在该主表面之上形成MONOS型存储器单元、n沟道晶体管和p沟道晶体管来制造半导体器件的方法。该方法包括以下步骤：形成氮化物绝缘体层，氮化物绝缘体层在MONOS型存储器单元中存储电荷；形成MONOS型存储器单元、n沟道晶体管和p沟道晶体管中包括的栅极电极；在每个栅极电极的侧壁表面之上依次形成侧壁氧化硅膜和侧壁氮化硅膜；以接触其中将形成MONOS型存储器单元的区域中的氮化物绝缘体层的顶表面这样的方式形成保护膜；在形成保护膜的状态中去除其中将形成p沟道晶体管的区域中的侧壁氮化硅膜；并且以接触其中将形成MONOS型存储器单元的区域、其中将形成n沟道晶体管的区域和其中将形成p沟道晶体管的区域中的相应顶表面这样的方式形成氮化物膜，氮化物膜旨在于向沟道施加应力。根据本专利技术的第二方面，用于向所有沟道施加应力的氮化物膜形成于MONOS型存储器单元、n沟道晶体管和p沟道晶体管的所有顶表面之上。这可以增加MONOS型存储器单元的通断比以及可以增加n沟道和p沟道晶体管的驱动电流并且增强整个半导体器件的功能。根据本专利技术第二方面的制造方法，在MONOS型存储器单元中包括的氮化物半导体层的顶表面由保护膜覆盖的状态中去除p沟道晶体管的侧壁氮化硅膜。这可以防止氮化物半导体层与p沟道晶体管的侧壁氮化硅膜一起去除。另外，用于向所有沟道施加应力的氮化物膜形成于MONOS型存储器单元、n沟道晶体管和p沟道晶体管的所有顶表面之上。这可以维持所有存储器单元和晶体管的功能以及可以增加n沟道和p沟道晶体管的驱动电流并且增加MONOS型存储器单元的通断比。附图说明图1是根据本专利技术第一实施例的半导体器件的示意平面图；图2是示出了在其中形成快闪存储器和CPU的区域中的MONOS型存储器单元、n沟道晶体管和p沟道晶体管的配置的示意截面图；图3是示出了用于制造具有图2中所示配置的半导体器件的方法的第一步骤的示意截面图；图4是示出了用于制造具有图2中所示配置的半导体器件的方法的第二步骤的示意截面图；图5是示出了用于制造具有图2中所示配置的半导体器件的方法的第三步骤的示意截面图；图6是示出了用于制造具有图2中所示配置的半导体器件的方法的第四步骤的示意截面图；图7是示出了用于制造具有图2中所示配置的半导体器件的方法的第五步骤的示意截面图；图8是示出了用于制造具有图2中所示配置的半导体器件的方法的第六步骤的示意截面图；图9是示出了用于制造具有图2中所示配置的半导体器件的方法的第七步骤的示意截面图；图10是示出了用于制造具有图2中所示配置的半导体器件的方法的第八步骤的示意截面图；图11是示出了用于制造具有图2中所示配置的半导体器件的方法的第九步骤的示意截面图；图12是示出了用于制造具有图2中所示配置的半导体器件的方法的第十步骤的示意截面图；图13是示出了用于制造具有图2中所示配置的半导体器件的方法的第十一步骤的示意截面图；图14是示出了用于制造具有图2中所示配置的半导体器件的方法的第十二步骤的示意截面图；图15是示出了用于制造具有图2中所示配置的半导体器件的方法的第十三步骤的示意截面图；图16是示出了用于制造具有图2中所示配置的半导体器件的方法的第十四步骤的示意截面图；图17是示出了在用于制造根据本专利技术比较示例的半导体器件的方法中的继图12之后的步骤的示意截面图；图18是示出了在根据本本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有主表面的半导体衬底；MONOS型存储器单元，形成于所述主表面之上并且具有沟道；n沟道晶体管，形成于所述主表面之上；p沟道晶体管，形成于所述主表面之上；以及氮化物膜，以接触所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管的相应顶表面这样的方式来形成，其中所述氮化物膜向所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管的沟道施加应力。

【技术特征摘要】
2011.05.30 JP 2011-1200581.一种半导体器件，包括：具有主表面的半导体衬底；MONOS型存储器单元，形成于所述主表面之上并且具有沟道；n沟道晶体管，形成于所述主表面之上；p沟道晶体管，形成于所述主表面之上；以及氮化物膜，以接触所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管的相应顶表面这样的方式来形成，其中所述氮化物膜向所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管的沟道施加应力，所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管各自包括栅极电极，所述MONOS型存储器单元和所述n沟道晶体管各自包括以接触所述栅极电极的侧壁这样的方式依次层叠的侧壁氧化硅膜和侧壁氮化硅膜，并且所述侧壁氧化硅膜和所述侧壁氮化硅膜由所述氮化物膜覆盖，以及所述p沟道晶体管包括形成于所述栅极电极的侧壁表面之上的侧壁氧化硅膜，所述侧壁氧化硅膜由所述氮化物膜覆盖，但所述p沟道晶体管不包括在所述MONOS型存储器单元和所述n沟道晶体管中包括的、在所述侧壁氧化硅膜和所述氮化物膜之间的侧壁氮化硅膜。2.根据权利要求1所述的半导体器件，所述氮化物膜向所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管的沟道施加压缩应力。3.根据权利要求1所述的半导体器件，其中所述氮化物膜向所述MONOS型存储器单元、所述n沟道晶体管和所述p沟道晶体管的沟道施加压缩应力，并且其中所述氮化物膜向所述MONOS型存储器单元和所述n沟道晶体管施加的压缩应力小于由其向所述p沟道晶体管施加的压缩应力。4.根据权利要求1所述的半导体器件，其中所述氮化物膜包括向所述MONOS型存储器单元和所述n沟道晶体管的沟道施加拉伸应力的第一氮化物膜以及向所述p沟道晶体管的沟道施加压缩应力的第二氮化物膜。5.根据权利要求1至4中的任一权利要求所述的半导体器件，其中所述p沟道晶体管包括栅极电极，其中杂质区域形成于所述p沟道晶体管的区域中，所述p沟道晶体管的所述区域是其中将形成所述沟道的区域，并且其中所述p沟道晶体管的所述栅极电极包含n型杂质。6.根据权利要求1至4中的任一权利要求所述的半导体器件，其中所述MONOS型存储器单元和所述n沟道晶体管的所述侧壁氧化硅膜具有10nm或者更少的厚度。7.根据权利要求6所述的半导体器件，其中所述MONOS型存储器单元的所述栅极电极包括控制栅极电极和存储栅极电极，其中所述MONOS型存储器单元包括形成于所述存储栅极电极与所述半导体衬底之间并且旨在于在所述MONOS型存储器单元中存储电荷的氮化物绝缘体层，其中所述氮化物绝缘体层从在所述存储栅极电极与所述半导体衬底之间的区域...

【专利技术属性】
技术研发人员：平野有一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：