SONOS器件单元制造技术

根据本发明专利技术的SONOS器件单元包括：源极、漏极和栅极；其中，所述源极和所述漏极之间形成有沟槽，ONO结构布置在所述源极和所述漏极之间，且所述ONO结构布置在所述沟槽的侧部和底部，并且所述栅极布置在所述ONO结构上，并且所述栅极填充了所述沟槽。本发明专利技术采用沟槽结构形成SONOS器件单元的沟道，这样可以利用场致增强隧穿效应，降低操作电压，提高编程和擦除速度，并且可以在有限面积、尺寸下获得足够的沟道长度，进一步可以提高SONOS器件单元的微缩能力。

【技术实现步骤摘要】

本专利技术涉及半导体器件设计领域，更具体地说，本专利技术涉及一种SONOS器件单元。
技术介绍
快闪存储器(Flash Memory)以其非挥发性(Non-Volatile)的特点在移动电话、数码相机等消费类电子产品和便携式系统中得到广泛的应用。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon,硅/ 二氧化硅/氮化硅/ 二氧化硅/硅)型快闪存储器以其工艺简单、操作电压低、数据可靠性高等优点而被看成是普通浮栅(Floating Gate)型快闪存储器的替代产品。图I示意性地示出了根据现有技术的S0N0S器件单元的结构示意图。在S0N0S中，电荷是存储在一个0N0(0xide-Nitride-0xide, 二氧化娃/氮化娃/ 二氧化娃)介质层(图I中的0N01)中的俘获中心里，因而被称为电荷俘获器件。 S0N0S(Silicon Oxide Nitride Oxide Silicon)是一种传统的非易失性存储(Non Volatile Memory),稳定性好、高可靠性、低功耗、抗福照能力强以及易与标准CMOS工艺兼容。传统S0N0S结构是平面沟槽结构，利用CHE编程，工作电流大。其擦除是利用FN隧穿效应，需要较高高压。平面结构S0N0S在微缩时，受到平面面积、尺寸的约束，必须要考虑沟道击穿的问题。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种降低操作(编程/擦除)电压、提高编程和擦除速度、并提高微缩能力的S0N0S器件单元。根据本专利技术，提供了一种S0N0S器件单元，其特征在于包括源极、漏极和栅极；其中，所述源极和所述漏极之间形成有沟槽，0N0结构布置在所述源极和所述漏极之间，且所述0N0结构布置在所述沟槽的侧部和底部，并且所述栅极布置在所述0N0结构上，并且所述栅极填充了所述沟槽。优选地，所述S0N0S器件单元为PMOS单元。优选地，所述源极、所述漏极以及所述沟道布置在半导体衬底的阱中。本专利技术采用沟槽结构形成S0N0S器件单元的沟道，这样可以利用场致增强隧穿效应，降低操作(编程/擦除)电压，提高编程和擦除速度，并且可以在有限面积、尺寸下获得足够的沟道长度，进一步可以提高S0N0S器件单元的微缩能力。P型S0N0S器件单元提供了较高的编程效率。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据现有技术的S0N0S器件单元的结构示意图。图2示意性地示出了根据本专利技术实施例的SONOS器件单元的结构示意图。图3示意性地示出了根据本专利技术实施例的SONOS器件单元的局部细节。图4示意性地示出了根据本专利技术实施例的SONOS器件单元的另一局部细节。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图2示意性地示出了根据本专利技术实施例的SONOS器件单元的结构示意图。 如图2所示，根据本专利技术实施例的SONOS器件单元包括源极S、漏极D和栅极G ；其中，源极S和漏极D之间形成有沟槽，ONO结构0N02布置在源极S和漏极D之间，且所述ONO结构0N02布置在所述沟槽的侧部和底部，并且所述栅极G布置在所述ONO结构0N02上，并且所述栅极G填充了所述沟槽。优选地，所述SONOS器件单元为PMOS单元，即，源极S、漏极D为P掺杂的半导体，由此该SONOS器件单元的导电沟道为P沟道。优选地，如图2所示，源极S、漏极D以及沟道布置在半导体衬底的阱B中。例如，当SONOS器件单元为PMOS单元时，源极S、漏极D以及沟道布置在N讲B中。当然，源极S、漏极D以及沟道可直接布置在硅片衬底中，而不是布置在衬底中的阱中。由此，在上述SONOS器件单元中，沟道采用沟槽结构，进而形成沟道的顶角结构。从而，如图3所示，在SONOS器件单元的编程状态下，漏极D上施加负压Vl，栅极上加正高压V2。这样，编程时在沟道顶角处利用场致增强隧穿效应，实现较低电压编程，和高注入效率，如图3的箭头Rl所示。优选地采用P沟道，由此较低动态功耗。擦除操作利用传统沟道FN隧穿。如图4所示，在SONOS器件单元的擦除操作下，阱B上施加了正压V3。由此，擦除时在沟道顶角处场致增强隧穿效应，实现较低电压擦除，提闻擦除速度，如图4的箭头R2所不。可以理解的是，虽然本专利技术已以较佳实施例披露如上，然而上述实施例并非用以限定本专利技术。对于任何熟悉本领域的技术人员而言，在不脱离本专利技术技术方案范围情况下，都可利用上述揭示的
技术实现思路
对本专利技术技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本专利技术技术方案的内容，依据本专利技术的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本专利技术技术方案保护的范围内。权利要求1.一种SONOS器件单元，其特征在于包括源极、漏极和栅极；其中，所述源极和所述漏极之间形成有沟槽，ONO结构布置在所述源极和所述漏极之间，且所述ONO结构布置在所述沟槽的侧部和底部，并且所述栅极布置在所述ONO结构上，并且所述栅极填充了所述沟槽。2.根据权利要求I所述的SONOS器件单元，其特征在于，所述SONOS器件单元为PMOS单元。3.根据权利要求I或2所述的SONOS器件单元，其特征在于，所述源极、所述漏极以及所述沟道布置在半导体衬底的阱中。全文摘要根据本专利技术的SONOS器件单元包括源极、漏极和栅极；其中，所述源极和所述漏极之间形成有沟槽，ONO结构布置在所述源极和所述漏极之间，且所述ONO结构布置在所述沟槽的侧部和底部，并且所述栅极布置在所述ONO结构上，并且所述栅极填充了所述沟槽。本专利技术采用沟槽结构形成SONOS器件单元的沟道，这样可以利用场致增强隧穿效应，降低操作电压，提高编程和擦除速度，并且可以在有限面积、尺寸下获得足够的沟道长度，进一步可以提高SONOS器件单元的微缩能力。文档编号H01L29/792GK102800677SQ201210009229公开日2012年11月28日 申请日期2012年1月12日 优先权日2012年1月12日专利技术者宗登刚, 席华萍 申请人:上海华力微电子有限公司本文档来自技高网...

【技术保护点】
一种SONOS器件单元，其特征在于包括：源极、漏极和栅极；其中，所述源极和所述漏极之间形成有沟槽，ONO结构布置在所述源极和所述漏极之间，且所述ONO结构布置在所述沟槽的侧部和底部，并且所述栅极布置在所述ONO结构上，并且所述栅极填充了所述沟槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：宗登刚，席华萍，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：