非易失性存储器以及其编程与读取方法技术

本发明专利技术公开了一种非易失性存储胞的结构。一第一隔离结构设置于一基底以及一半导体层之间，以形成一硅覆绝缘结构。第一掺杂区位于部份的半导体层中。一栅极设置在第一掺杂区上。一栅极介电层设置在栅极以及第一掺杂区之间。一第二掺杂区设置在半导体层中并位于第一掺杂区以外的区域。第二隔离结构设置在第一隔离结构上，其中第二隔离结构包围且直接接触第一掺杂区以及第二掺杂区。

【技术实现步骤摘要】

本专利技术涉及了一种非易失性存储胞的结构和使用方法，例如是一种编程和读取在存储器阵列中的非易失性存储胞的方法。特别来说，本专利技术是针对ー种位于硅覆绝缘结构(silicon on insulator, SOI)上且没有选择晶体管的非易失性存储胞的结构和使用方法，例如是一种编程和读取在存储器阵列中的非易失性存储胞的方法，且此非易失性存储器胞不具有选择晶体管。
技术介绍
非易失性存储器(non-volatile memory,NVM)是目前普遍用来存储信息的ー种电子媒介。非易失性存储器其中ー个重要的特点在于，存储在此非易失性存储器的信息并不会随着电源被切断而消失。这在许多不同种类的电脑或电子产品来讲是相当重要的。可编程式只读存储器(programmable read-only memory, PR0M)是目前常用的 一种非易失性存储器，其使用了字元线以及位元线的交错阵列结构。举例来说，具有熔丝(fuse)、反熔丝(anti-fuse)或紫外线抹除(UV_erasable)的浮动栅极可作为可编程式唯读存储器，并可应用在字元线/位元线阵列中。现今的可编程式只读存储器例如是浮栅雪崩注入型金属氧化物半导体(floating gate avalanche injection metal oxidesemiconductor transistor, FAM0S)就常被用来存储信息。一般而言，PROM不能被重复地电性编程。根据可编程的次数，非易失性存储器可分为多次可编程存储器(multi-timeprogrammable memory, MTP)以及单次可编程存储器(,one-time programmable memory,0PM)。由于单次可编程存储器仅可容许一次的编程，其大多应用在需要大量存取功能的电子元件中，且由于不需要抹除的功能，因此相较于多次可编程存储器，其结构较为简单，制作过程以及成本也较低廉。在非易失性存储器中，有种利用“薄介电层崩溃(thin dielectric layerbreakdown)效应”来运作的单次可编程存储器。这种单次可编程存储器具有一薄介电层(也就是栅极介电层)所包围的资料存储单元(即可编程单元)。当对此薄介电层施加电压时，薄介电层会产生崩溃效应，无论是软性崩溃(soft breakdown)或硬性崩溃(hardbreakdown),藉以改变读取电流的值。后续，读取存储单元的电流由检测放大器(senseamplifier)来侦测存储胞中的信息是“ I”或“O”。使用“薄氧化层崩溃效应”的单次可编程存储器具有许多优点。首先，其制作エ艺可以相容于现有的CMOS制作エ艺，因此可与CMOS电路或系统同时制作。其次，由于薄氧化层崩溃是通过氧化层的纤维成型(filamentformation)来操作，因此是非常可靠的存储信息方式。这种纤维成型是ー种物理变化，但很难利用一般检测工具来侦测。一旦此存储単元被编程，它几乎不可能再借由光学例如紫外线或其他电子手段来抹除。这也意味着，通过介电层崩溃效应，存储在NVM存储器内的信息是稳定且不容易改变的。美国专利第6，956，258号公开了ー种半导体存储胞，每个存储胞被一超薄介电层所包围，例如是栅极氧化层。通过对超薄介电层施加电压，可在栅极介电层中发生崩溃效应而改变读取电流的值。然而，这样的设计却存在着ー些缺陷。首先，所有的存储胞都位于非绝缘的基底上，且彼此之间没有被电绝缘分开，故要存取ー特定存储胞时，容易被周围的存储胞影响。此外，此篇专利所公开的结构需要ー额外的选择晶体管才能运作，也増加了此半导体存储胞，甚至是外围控制电路整体结构以及操作方法的复杂度。美国专利第7，623，368号公开了ー种半导体存储器结构，是针对设置在深N井上的一栅极氧化层的崩溃效应来运作。但这样的结构仍是需要一选择晶体管(也被称为PASS晶体管)才能运作，増加了此半导体存储胞，甚至是外围控制电路的整体结构以及操作方法的复杂度。美国专利第7，642，138与7，880，211号公开了ー种具有不同厚度栅极氧化层的反熔丝存储胞。反熔丝存储胞具有一厚栅极氧化层部份以及ー薄栅极氧化层部份，其中薄栅极氧化层部份是作为氧化层崩溃区域。然而，这样具有不同厚度的栅极氧化层的制作エ艺十分复杂(尤其是形成厚栅极氧化层部份以及薄栅极氧化层部份)，因此也增加了整体结构包括半导体存储器胞以及周边电路的结构复杂度。此外，必须增加或调整许多额外的步 骤，以形成这样具有不同厚度的栅极氧化层，Ahn等人最近公开了ー种氧化层破裂(oxide rupture)型存储胞的修正结构,其有 Al2O3 反溶丝以及 p-CuOx/n_InZnOx 晶体管(发表在 IEEE Electron Device Letters,Vol. 30, No. 5, May 2009)。这种单次可编程存储胞是一种可堆全氧化式(stackableall-oxide-based)NVM存储胞,其操作并不需要额外的选择晶体管。Ahn等人使用了ニ极体选择技艺，以区分目标/非目标的存储胞。然而，Ahn提出的结构相较于现有的CMOS制作エ艺还需增加额外的步骤来形成氧化崩溃熔丝层于CMOS结构上，故并不完全相容于目前的线上流程。因此，还需要一种新颖的非易失性存储器，可以具有较高存储胞的密度、较简单的结构，并和相邻的存储胞具有良好的电性绝缘，以避免存储胞在运作时，例如进行编程或读取时，任何可能的干扰。以半导体制作エ艺的观点来看，使用前端元件(front end deviceelement)エ艺是优选的方式。尤其在硅覆绝缘(SOI)エ艺中，目前并没有太多的专利技术或创作是针对OTP非易失性存储器在硅覆绝缘结构上。
技术实现思路
本专利技术公开了ー种非易失性存储胞的结构和使用方法，例如是一种编程和读取在存储器阵列中的非易失性存储器胞的方法。本专利技术所提出的非易失性存储胞具有若干突出的优点。首先，本专利技术提出的非易失性存储胞的制作方法完全相容于现有CMOS以及SOI的制作エ艺。此外，本专利技术的非易失性存储胞是架构在SOI结构，以确保各存储胞在运作时能独立且不受其他存储胞的影响。还有，本专利技术并不需要另外ー栅极氧化层厚度，因为本专利技术的栅极氧化层具有均匀的厚度。最后，本专利技术的存储器阵列并不需要选择晶体管。本专利技术的第一方面是提供了一种非易失性存储胞结构。本专利技术的非易失性存储胞包含一基底、一第一隔离结构、一第一硅掺杂区(即第一掺杂区)、一栅极、一栅极介电层、一第二硅掺杂区(即第二掺杂区)以及ー第二隔离结构。第一隔离结构设置在基底上，第ー掺杂区设在第一隔离结构上，故基底、第一隔离结构以及第一掺杂区一起形成了ー娃覆绝缘结构。栅极设置在第一掺杂区上。栅极介电层设置在栅极以及第一掺杂区之间。第二掺杂区设在第一隔离结构上，且直接接触第一掺杂区。第二隔离结构设置在第一隔离结构上，其中第二隔离结构围绕且直接接触第一掺杂区以及第ニ掺杂区。本专利技术的第二方面是提供了一种非易失性存储胞的编程方法。首先提供多个非易失性存储胞，并从多个非易失性存储胞选择ー个作为一目标非易失性存储胞。各该非易失性存储胞包含一基底、一第一隔离结构、一栅极、一栅极介电层、一第二掺杂区以及ー第二隔离结构。第一隔离结构设置在基底上，第一掺杂区本文档来自技高网...

【技术保护点】
一种可编程式非易失性存储胞，设置于一硅覆绝缘结构上，其特征在于包含：一基底；一第一隔离结构，设置于该基底上；一第一掺杂区，设置于该第一隔离结构上；一栅极，设置于该第一掺杂区上；一栅极介电层，设置于该第一掺杂区以及该栅极之间；一第二掺杂区，设置于该第一隔离结构上，其中该第二掺杂区与该第一掺杂区直接接触并与该第一掺杂区形成一P？N接面；以及一第二隔离结构，设置于该第一隔离结构上，其中该第二隔离结构包围且直接接触该第一掺杂区以及该第二掺杂区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈信铭，卢皓彦，王世辰，杨青松，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：