一种光纤通道协议通用仿真测试卡及其数据交互方法技术

本发明专利技术公开了一种光纤通道协议通用仿真测试卡及其数据交互方法，所述光纤通道协议通用仿真测试卡包括：现场可编程门阵列FPGA单元，用于按照预设的应用需求实现控制逻辑功能；光模块接口单元SFP，用于收发链路光信号，并将接收到的光信号转化为串行数字信号供FPGA单元处理，同时将来自FPGA单元的串行数字信号转化为光信号发送至光纤链路；边沿连接器，用于实现测试卡与测试卡所插入的宿主计算机之间的高速数据交换；还包括：同步动态随机存储器SDRAM、配置电路、闪存单元、时钟单元、联合测试工作组JTAG接口。能够提供丰富的触发和过滤功能，方便用户对光纤通道接口进行仿真和测试，适于构建FC统一网络的仿真测试应用。

Optical fiber channel protocol universal simulation test card and data interaction method thereof

The invention discloses a fiber channel protocol simulation test card and data interactive method, the fiber channel protocol universal simulation testing card comprises: a field programmable gate array FPGA unit is used to realize control logic function according to preset application demand; optical module interface unit for transmitting and receiving SFP, link and receive optical signal. The optical signal is converted into serial digital signal processing unit FPGA, serial digital signal at the same time from the FPGA unit into light signal sent to the fiber link; edge connector for high speed data between the host computer and the test card test card inserted into the exchange; also includes: synchronous dynamic random access memory, SDRAM configuration circuit the joint working group, flash test unit, clock unit, JTAG interface. It can provide a wide range of trigger and filtering functions, and it is convenient for users to simulate and test the fiber channel interface, which is suitable for the application of FC unified network simulation test.

【技术实现步骤摘要】

本专利技术涉及高速串行总线通信与测试
，尤指一种光纤通道协议通用仿真测试卡及其数据交互方法。
技术介绍
FC(FibreChannel光纤通道协议)的制定开始于1988年，由美国国家标准委员会ANSIX3T11小组负责。目前已形成了一个庞大的协议族，并且还在不断地更新与完善。近年来，我国也开始大力研究FC协议相关高速互联技术，并连续发布了《GJB6410–2008光纤通道物理和信号接口FC-PH》、《GJB6411–2008光纤通道航空电子环境FC-AE》等一系列FC协议标准，并且已经广泛应用于多种型号的航空航天器内部电子通信网络系统中。FC协议网络是综合计算机通道和数据网络概念提出的一个不同于传统的通道和网络结构的互连方案。是一种具有高实时性、可靠性、带宽、性价比的开放式通信技术，采用通道计数控制信号传输，使用交换或仲裁环拓扑处理介质访问冲突，采用信用策略控制网络流量。其主要特点如下：1)采用全双工高速串行总线接口；2)常用速率为1.0625/2.125/4.25Gbps，并可随着物理接口与传输介质的升级，能达到8/16Gbps的高带宽；3)传输介质使用波长850nm的多模光纤或1310nm的单模光纤，无中继理论传输距离分别可达到500m与15km，具备超高抗电磁干扰能力；4)误码率优于10-12，线路传输延时优于5us/km；5)有效带宽比高，采用8B/10B编码，单帧数据包负载最大可达2112Byte，理论有效带宽优于端口速率的75％；6)支持点到点，仲裁环，交换网等多种网络拓扑结构，组网灵活；7)支持全网时钟同步，时钟同步精度优于0.1us；8)高层协议种类丰富，定义完整。分布式网络协议代表为FC-AE-ASM(匿名签署消息传输协议)，集中控制式网络协议代表为FC-AE-1553(MIL-STD-1553高层FC映射协议)。目前，国内FC光纤通道协议的各种应用已逐渐展开，并呈热烈上升趋势。尤其是军用领域方面，航空航天系统都开始为下一代新型航天器考虑具备更高带宽、更高可靠性、更好抗辐噪性能、多上层协议并行使用的通讯主干网络。目前，以FC-AE-ASM、FC-AE-1553、FC-AV、ARINC818为代表的FC协议或类FC协议通讯设备，已经在各个航空航天及相关领域的研究所与供应商处出现非常频繁。FC协议总线通信产品的增多，势必带来大量的协议一致性验证、智能通信模拟、通信性能评估、实时数据监控、通信过程记录与回放等诸多FC协议总线相关的仿真测试需求。
技术实现思路
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。本专利技术实施例提供了一种光纤通道协议通用仿真测试卡及其数据交互方法，能够满足与FC协议总线相关的仿真测试需求。为了实现上述目的，本专利技术实施例提供了一种光纤通道协议通用仿真测试卡，与宿主计算机配合实现仿真测试功能，包括：现场可编程门阵列FPGA单元，用于按照预设的应用需求实现控制逻辑功能；光模块接口单元SFP，用于收发链路光信号，并将接收到的光信号转化为串行数字信号供FPGA单元处理，同时将来自FPGA单元的串行数字信号转化为光信号发送至光纤链路；边沿连接器，一端连接测试卡所插入的宿主计算机背板的总线接口PCI-E插槽，另一端与FPGA单元连接，用于实现测试卡与测试卡所插入的宿主计算机之间的高速数据交换；同步动态随机存储器SDRAM，固定的板上外部存储芯片，用于FPGA单元内部微处理器PowerPC的指令与数据存储；配置电路，用于FPGA单元的上电加载配置，为非易失性闪存芯片；闪存单元，用于FPGA单元内PowerPC的上电加载配置，为非易失性闪存芯片；时钟单元，用于提供高精度有源时钟，生成供各个电路模块使用的时钟源；联合测试工作组JTAG接口，用于供FPGA下载配置及用于PowerPC调试使用。可选的，所述联合测试工作组JTAG接口共有3套，其中一套供FPGA下载配置专用，另外两套用于PowerPC调试使用。可选的，所述时钟单元提供的高精度有源时钟为25MHz。可选的，所述光纤通道协议通用仿真测试卡还包括以下模块的一种或者两种以上的组合：双列直插式存储模块DIMM条式连接用插槽，用于FPGA单元的大容量外部数据存储；前面板LED，用于提供双通道光口工作状态标识；扩展接口单元，用于自定义多用接口，包括国际通用时间格式码IRIG-B信号、外部触发输入、触发输出信号。可选的，所述FPGA单元包括以下子模块中的一种或者两种以上的任意组合：第一编码模块GTX_0以及第二编码模块GTX_1，用于收发光信号，并实现光信号与串行数据信号之间的相互转换；路由模块，为FPGA两个通道提供可变的对外数据流拓扑结构，可实现两个通道并行、交叉、内回环等类型的数据路由；第一主逻辑模块Port_0或第二主逻辑模块Port_1，用于按照预设的应用需求实现控制逻辑功能，PCI-EIP核模块，用于FGPA单元与上位机PCI-E总线连接的接口模块，直接用IP核例化；通道数据缓冲及仲裁逻辑模块，用于调度第一主逻辑模块Port_0与第二主逻辑模块Port_1两个逻辑模块对PCI-E总线之间的数据流，解决多端口之间数据传输的冲突。可选的，所述FPGA单元还包括：扩展模块，用于预留给扩展功能模块及接口。可选的，所述第一主逻辑模块Port_0或第二主逻辑模块Port_1包括以下子模块的任意组合：接收缓冲区、发送缓冲区、发送队列管理模块、国际通用时间格式码IRIG模块、寄存器组、直接内存存取DMA控制器、监控数据预处理模块、缓冲对缓冲BB信用缓冲区、端对端EE信用缓冲区、链路控制逻辑模块、帧建立模块、故障注入模块、发送队列管理模块、发送缓冲区、微处理器PPC中断控制器、同步动态随机存储器SDRAM控制器、双倍速率同步动态随机存储器DDR2控制器、通道数据缓冲区、本地自定义总线LocalBus、管道突发式缓存PLB；其中，所述接收缓冲区，用于接收来自路由模块的数据流并缓存，分别提供给监控数据预处理模块、BB信用缓冲区、故障注入模块，供监控数据通路、链路控制通路、故障注入通路使用；所述发送缓冲区，用来缓存来自发送队列管理模块的数据流，对齐、整理并发送至路由模块；所述IRIG模块，用于生成IRIG时标，还用于实现收发与处理外部同步信号；所述寄存器组，具有与基址寄存器PCI-EBAR空间映射地址的寄存器集合；所述DMA控制器，用于本地自定义总线LocalBus上各子模块之间的数据流控制；所述监控数据预处理模块，用于接收和缓冲链路数据，经分类、压缩以及对齐处理，添加时标和附加信息之后，发送至DDR2内或直接发送至通道数据缓冲区；所述BB信用缓冲区，用于接收具有帧结构的光纤通道协议FC报文和链路响应原语，进行缓冲区对缓冲区流控判断，并提示帧建立模块生成适当的链路响应原语；所述EE信用缓冲区，用于接收具有帧结构的FC报文，进行端到端缓冲区流控判断，并提示帧建立模块生成适当的FC响应帧；所述链路控制逻辑模块，用于根据链路上接收到的用于协议层链路控制的原语序列及帧报文，执行相应的链路复位或控制协议，并提示帧建立模块生成适当的FC响应原语序列或响应帧；所述帧建立模块，用于根据BB信用缓冲区、EE信用缓冲区、链本文档来自技高网...

【技术保护点】
一种光纤通道协议通用仿真测试卡，与宿主计算机配合实现仿真测试功能，其特征在于，包括：现场可编程门阵列FPGA单元，用于按照预设的应用需求实现控制逻辑功能；光模块接口单元SFP，用于收发链路光信号，并将接收到的光信号转化为串行数字信号供FPGA单元处理，同时将来自FPGA单元的串行数字信号转化为光信号发送至光纤链路；边沿连接器，一端连接测试卡所插入的宿主计算机背板的总线接口PCI‑E插槽，另一端与FPGA单元连接，用于实现测试卡与测试卡所插入的宿主计算机之间的高速数据交换；同步动态随机存储器SDRAM，固定的板上外部存储芯片，用于FPGA单元内部微处理器PowerPC的指令与数据存储；配置电路，用于FPGA单元的上电加载配置，为非易失性闪存芯片；闪存单元，用于FPGA单元内PowerPC的上电加载配置，为非易失性闪存芯片；时钟单元，用于提供高精度有源时钟，生成供各个电路模块使用的时钟源；联合测试工作组JTAG接口，用于供FPGA下载配置及用于PowerPC调试使用。

【技术特征摘要】
1.一种光纤通道协议通用仿真测试卡，与宿主计算机配合实现仿真测试功能，其特征在于，包括：现场可编程门阵列FPGA单元，用于按照预设的应用需求实现控制逻辑功能；光模块接口单元SFP，用于收发链路光信号，并将接收到的光信号转化为串行数字信号供FPGA单元处理，同时将来自FPGA单元的串行数字信号转化为光信号发送至光纤链路；边沿连接器，一端连接测试卡所插入的宿主计算机背板的总线接口PCI-E插槽，另一端与FPGA单元连接，用于实现测试卡与测试卡所插入的宿主计算机之间的高速数据交换；同步动态随机存储器SDRAM，固定的板上外部存储芯片，用于FPGA单元内部微处理器PowerPC的指令与数据存储；配置电路，用于FPGA单元的上电加载配置，为非易失性闪存芯片；闪存单元，用于FPGA单元内PowerPC的上电加载配置，为非易失性闪存芯片；时钟单元，用于提供高精度有源时钟，生成供各个电路模块使用的时钟源；联合测试工作组JTAG接口，用于供FPGA下载配置及用于PowerPC调试使用。2.根据权利要求1所述的光纤通道协议通用仿真测试卡，其特征在于，所述联合测试工作组JTAG接口共有3套，其中一套供FPGA下载配置专用，另外两套用于PowerPC调试使用。3.根据权利要求1所述的光纤通道协议通用仿真测试卡，其特征在于，所述时钟单元提供的高精度有源时钟为25MHz。4.根据权利要求1所述的光纤通道协议通用仿真测试卡，其特征在于，所述光纤通道协议通用仿真测试卡还包括以下模块的一种或者两种以上的组合：双列直插式存储模块DIMM条式连接用插槽，用于FPGA单元的大容量外部数据存储；前面板LED，用于提供双通道光口工作状态标识；扩展接口单元，用于自定义多用接口，包括国际通用时间格式码IRIG-B信号、外部触发输入、触发输出信号。5.根据权利要求1所述的光纤通道协议通用仿真测试卡，其特征在于，所述FPGA单元包括以下子模块中的一种或者两种以上的任意组合：第一编码模块GTX_0以及第二编码模块GTX_1，用于收发光信号，并实现光信号与串行数据信号之间的相互转换；路由模块，为FPGA两个通道提供可变的对外数据流拓扑结构，可实现两个通道并行、交叉、内回环等类型的数据路由；第一主逻辑模块Port_0或第二主逻辑模块Port_1，用于按照预设的应用需求实现控制逻辑功能，PCI-EIP核模块，用于FGPA单元与上位机PCI-E总线连接的接口模块，直接用IP核例化；通道数据缓冲及仲裁逻辑模块，用于调度第一主逻辑模块Port_0与第二主逻辑模块Port_1两个逻辑模块对PCI-E总线之间的数据流，解决多端口之间数据传输的冲突。6.根据权利要求5所述的光纤通道协议通用仿真测试卡，其特征在于，所述FPGA单元还包括：扩展模块，用于预留给扩展功能模块及接口。7.根据权利要求5所述的光纤通道协议通用仿真测试卡，其特征在于，所述第一主逻辑模块Port_0或第二主逻辑模块Port_1包括以下子模块的任意组合：接收缓冲区、发送缓冲区、发送队列管理模块、国际通用时间格式码IRIG模块、寄存器组、直接内存存取DMA控制器、监控数据预处理模块、缓冲对缓冲BB信用缓冲区、端对端EE信用缓冲区、链路控制逻辑模块、帧建立模块、故障注入模块、发送队列管理模块、发送缓冲区、微处理器PPC中断控制器、同步动态随机存储器SDRAM控制器、双倍速率同步动态随机存储器DDR2控制器、通道数据缓冲区、本地自定义总线LocalBus、管道突发式缓存PLB；其中，所述接收缓冲区，用于接收来自路由模块的数据流并缓存，分别提供给监控数据预处理模块、BB信用缓冲区、故障注入模块，供监控数据通路、链路控制通路、故障注入通路使用；所述发送缓冲区，用来缓存来自发送队列管理模块的数据流，对齐、整理并发送至路由模块；所述IRIG模块，用于生成IRIG时标，还用于实现收发与处理外部同步信号；所述寄存器组，具有与基址寄存器PCI-EBAR空间映射地址的寄存器集合；所述DMA控制器，用于本地自定义总线LocalBus上各子模块之间的数据流控制；所述监控数据预处理模块，用于接收和缓冲链路数据，经分类、压缩以及对齐处理，添加时标和附加信息之后，发送至DD...

【专利技术属性】
技术研发人员：尚震，王自力，苗佳旺，黄秋柏，
申请(专利权)人：北京旋极信息技术股份有限公司，
类型：发明
国别省市：北京;11