一种实现在线升级的系统技术方案

本文公开一种实现在线升级的系统，包括：上位机、现场可编程闸阵列(FPGA)模块和串行外设接口(SPI)闪存(FLASH)芯片；上位机通过PCIE总线连接FPGA模块，FPGA模块通过双工模式连接SPI FLASH芯片；FPGA模块包括通过预设总线连接的：与PCIE总线通信的XDMA IP核、用于系统交互的高级可扩展接口中央互联核，对SPI FLASH芯片执行读写操作的AXI Quad SPI IP核；上位机通过PCIE总线将使能(QE)命令通过FPGA模块下发到SPI FLASH芯片，以使能SPI FLASH芯片四线配置模式；通过控制FPGA模块中的AXI Quad SPI IP核，对SPI FLASH芯片进行读写，将配置文件烧写至SPI FLASH芯片；FPGA模块将QE命令下发到SPI FLASH芯片，通过AXI Quad SPI IP核对SPI FLASH芯片进行读写操作。本发明专利技术实施例简化了在线升级功能逻辑，降低了配置文件烧写时的逻辑资源消耗。的逻辑资源消耗。的逻辑资源消耗。

【技术实现步骤摘要】
一种实现在线升级的系统


[0001]本文涉及但不限于现场可编程逻辑门阵列技术，尤指一种实现在线升级的系统。

技术介绍

[0002]在航空航天、通信、工业控制、医疗、视频等领域，现场可编程逻辑门阵列(FPGA)得到了大量广泛应用。在产品的设计阶段，可以通过联合测试工作组(JTAG)下载线缆来更新烧写文件，但在产品成熟进行实际应用时，如果需要对其进行更新配置，则需要开箱拆机，不方便且效率低下，很难适应在线升级的要求。
[0003]上位机与FPGA间以PCIE(一种高速串行计算机扩展总线标准)通信接口连接最为常见，可应用于Windows或Linux环境下，因此可以通过PCIE完成上位机对FPGA的在线升级功能。相关技术中的升级方案有多种，包括通过外部器件对FPGA进行升级或通过FPGA直接对FLASH进行升级。通常的做法是上位机下发配置文件到FPGA，然后FPGA完成对配置文件的数据提取并存储在第三代双倍数据率同步动态随机存取存储器(DDR3)存储器，同时也需要用到大量的读写FIFO缓存，然后通过编写SPI总线控制器、FLASH读写控制器等模块再把缓存中的配置文件写入到外部FLASH；这种机制会消耗大量的FPGA逻辑资源和RAM资源，同时也增加了开发调试难度。
[0004]综上，如何降低资源消耗，实现配置文件的简易烧写，成为一个有待解决的问题。

技术实现思路

[0005]以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0006]本专利技术实施例提供一种实现在线升级的系统，能够降低配置文件烧写的资源消耗。
[0007]本专利技术实施例提供了一种实现在线升级的系统，包括：上位机、现场可编程闸阵列FPGA模块和串行外设接口SPI闪存FLASH芯片；其中，
[0008]上位机与FPGA模块之间通过PCIE总线连接，FPGA模块与SPI FLASH芯片间通过双工Quad模式连接；FPGA模块包括预先搭建的：用于与PCIE总线通信的XDMA IP核、用于系统交互的高级可扩展接口AXI中央互联Interconnect IP核，用于对SPI FLASH芯片执行读写操作的AXI Quad SPI IP核；XDMA IP核、中央互联核和AXI Quad SPI IP核通过预设总线连接；
[0009]上位机设置为：通过PCIE总线将使能QE命令通过FPGA模块下发到SPI FLASH芯片，以使能SPI FLASH芯片的四线配置模式；通过控制FPGA模块中的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作，将预先存储的配置文件烧写至SPI FLASH芯片；
[0010]FPGA模块设置为：将接收到的使能命令下发到SPI FLASH芯片；通过自身包含的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作。
[0011]本申请技术方案包括：上位机、现场可编程闸阵列FPGA模块和串行外设接口SPI闪
存FLASH芯片；其中，上位机与FPGA模块之间通过PCIE总线连接，FPGA模块与SPI FLASH芯片间通过双工Quad模式连接；FPGA模块包括预先搭建的：用于与PCIE总线通信的XDMA IP核、用于系统交互的高级可扩展接口AXI中央互联Interconnect IP核，用于对SPI FLASH芯片执行读写操作的AXI Quad SPI IP核；XDMA IP核、中央互联核和AXI Quad SPI IP核通过预设总线连接；上位机设置为：通过PCIE总线将使能命令通过FPGA模块下发到SPI FLASH芯片，以使能SPI FLASH芯片；通过控制FPGA模块中的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作，将预先存储的配置文件烧写至SPI FLASH芯片；FPGA模块设置为：将接收到的使能命令下发到SPI FLASH芯片；通过自身包含的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作。本专利技术实施例简化了在线升级功能逻辑，降低了配置文件烧写时的逻辑资源消耗。
[0012]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
[0013]附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。
[0014]图1为本专利技术实施例实现在线升级的系统的结构框图；
[0015]图2为本专利技术应用示例实现在线升级的系统的结构框图；
[0016]图3为本专利技术应用示例上位机调度流程图。
具体实施方式
[0017]为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0018]在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
[0019]图1为本专利技术实施例实现在线升级的系统的结构框图，如图1所示，包括：上位机、现场可编程闸阵列(FPGA)模块和串行外设接口(SPI)闪存(FLASH)芯片；其中，
[0020]上位机与FPGA模块之间通过PCIE总线连接，FPGA模块与SPI FLASH芯片间通过双工(Quad)模式连接；FPGA模块包括预先搭建的：用于与PCIE总线通信的XDMA IP核、用于系统交互的高级可扩展接口(AXI)中央互联核(Interconnect IP)核，用于对SPI FLASH芯片执行读写操作的AXI Quad SPI IP核；XDMA IP核、中央互联核和AXI Quad SPI IP核通过预设总线连接；
[0021]上位机设置为：通过PCIE总线将使能(QE)命令通过FPGA模块下发到SPI FLASH芯片，以使能SPI FLASH芯片的四线配置模式；通过控制FPGA模块中的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作，将预先存储的配置文件烧写至SPI FLASH芯片；
[0022]FPGA模块设置为：将接收到的使能命令下发到SPI FLASH芯片；通过自身包含的
AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作。
[0023]本专利技术实施例基于新的系统架构，简化了在线升级功能逻辑，降低了配置文件烧写时的逻辑资源消耗。
[0024]在一种示例性实例中，本专利技术实施例中的预设总线包括：AXI Lite总线。
[0025]在一种示例性实例中，本专利技术实施例中的AXI Quad SPI IP核为Quad模式。
[0026]在一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现在线升级的系统，包括：上位机、现场可编程闸阵列FPGA模块和串行外设接口SPI闪存FLASH芯片；其中，上位机与FPGA模块之间通过PCIE总线连接，FPGA模块与SPI FLASH芯片间通过双工Quad模式连接；FPGA模块包括预先搭建的：用于与PCIE总线通信的XDMA IP核、用于系统交互的高级可扩展接口AXI中央互联Interconnect IP核，用于对SPI FLASH芯片执行读写操作的AXI Quad SPI IP核；XDMA IP核、中央互联核和AXI Quad SPI IP核通过预设总线连接；上位机设置为：通过PCIE总线将使能QE命令通过FPGA模块下发到SPI FLASH芯片，以使能SPI FLASH芯片的四线配置模式；通过控制FPGA模块中的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作，将预先存储的配置文件烧写至SPI FLASH芯片；FPGA模块设置为：将接收到的使能命令下发到SPI FLASH芯片；通过自身包含的AXI Quad SPI IP核，对SPI FLASH芯片进行读写操作。2.根据权利要求1所述的系统，其特征在于，所述预设总线包括：AXI Lite总线。3.根据权利要求1所述的系统，其特征在于，所述AXI Quad SPI IP核为所述Quad模式。4.根据权利要求1所述的系统，其特征在于，所述Quad模式包括Quad SPI四线模型，所述使能命令包括：四线使能QE命令。5.根据权利要求1所述的系统，其特征在于，所述FPGA模块设置为将接收到的使能命令下发到SPI FLASH芯片，包括：所述FPGA模块通过XDMA IP核接收所述使能命令后，解析所述PCIE总线的传输线脉冲TLP数据报文，将解析TLP数据报文的结果通过所述预设总线输出到中央互联核AXI Inte...

【专利技术属性】
技术研发人员：马玉平，崔洋，纪德波，
申请(专利权)人：北京旋极信息技术股份有限公司，
类型：发明
国别省市：