随机动态存储器芯片封装结构制造技术

本发明专利技术公开一种随机动态存储器芯片封装结构，包括第一线路基板、第一芯片、第二线路基板与第二芯片。第一线路基板具有相对的第一表面与第二表面。具有第一列接垫以及第二列接垫的第一芯片以第一主动表面朝向第一表面的方式配置在第一线路基板上。第一列接垫与第二列接垫平行配置在第一主动表面上且电连接至第一线路基板。具有相对的第三表面与第四表面的第二线路基板配置于第一芯片上。具有第三列接垫以及第四列接垫的第二芯片以第二主动表面朝向第三表面的方式配置于第二线路基板上。第三列接垫与第四列接垫平行配置于第二主动表面上且电连接至第二线路基板。

Packaging structure of random dynamic memory chip

The invention discloses a chip structure of a random dynamic memory chip, which comprises a first circuit board, a first chip, a second circuit board and a second chip. The first circuit substrate has a relative first surface and a second surface. A first chip having a first row of pads and second rows of pads is configured on the first circuit substrate in the manner that the first active surface faces the first surface. The first column pad is parallel to the second column pad on the first active surface and is electrically connected to the first circuit substrate. A second circuit substrate having a relatively third surface and a fourth surface is disposed on the first chip. A second chip having third rows of pads and fourth rows of pads is configured on the second circuit substrate in the manner that the second active surface faces the third surface. The third column pad and the fourth column pad are arranged on the second active surface in parallel and electrically connected to the second circuit substrate.

【技术实现步骤摘要】
随机动态存储器芯片封装结构
本专利技术涉及一种具有多芯片堆叠式封装结构的随机动态存储器芯片封装结构。
技术介绍
随着移动多媒体产品的普及以及它们对更高数字信号处理、具有更高存储容量和灵活性的新型存储架构的迫切需求，多芯片堆叠的芯片封装结构，其应用正快速成长。在现行的随机动态存储器双芯片封装(dualdiepackage)结构中，上部芯片的主动表面与下部芯片的主动表面的配置方向是相反的。一般来说，下部芯片的主动表面是朝向线路基板，而上部芯片的主动表面则是远离线路基板。当上部芯片与下部芯片为双列接垫设计时，为了使上部芯片与下部芯片的同一边的接垫可与其相对应边的焊球电连接，可将上部芯片与下部芯片的接垫设计为互为镜像。然而，生产具有镜像配置接垫的两种芯片会提高制造成本。或者是，也可在芯片上进行重新布线制作工艺，使上部芯片的接垫与下部芯片的接垫具有相同配置方式。然而，在芯片上进行重新布线制作工艺不仅会提高制造成本，且会增加布线面积。
技术实现思路
本专利技术的目的在于提供一种随机动态存储器芯片封装结构，其通过上部芯片与下部芯片之间的线路基板来连接上部芯片及下部芯片下方的线路基板。为达上述目的，本专利技术提出一种随机动态存储器芯片封装结构，其包括第一线路基板、第一芯片、第二线路基板、第二芯片、多个焊球、多个第一凸块、多条第一焊线以及封装胶体。第一线路基板，具有相对的第一表面与第二表面。第一芯片，具有第一主动表面、第一列接垫以及第二列接垫，其中第一列接垫与第二列接垫平行配置在第一主动表面上，第一芯片以第一主动表面朝向第一表面的方式配置于第一线路基板上，且第一芯片通过第一列接垫与第二列接垫电连接至第一线路基板。多个焊球，配置于第二表面上。第二线路基板，具有相对的第三表面与第四表面，第二线路基板配置于第一芯片上。第二芯片，具有第二主动表面、第三列接垫以及第四列接垫，其中第三列接垫与第四列接垫平行配置于第二主动表面上，第二芯片以第二主动表面朝向第三表面的方式配置于第二线路基板上，第二芯片通过第三接垫列与第四接垫列电连接至第二线路基板。多个第一凸块，连接第三列接垫与第二线路基板且第四列接垫与第二线路基板。多条第一焊线，连接第一线路基板与第二线路基板。封装胶体，至少配置于第一表面上，且包覆第一芯片、第二芯片、第二线路基板以及第一焊线。在本专利技术的一实施例中，上述的第一芯片通过多条第二焊线与第一线路基板电连接，且第一线路基板具有暴露第一列接垫与第二列接垫的开槽，第二焊线穿过开槽以连接第一列接垫与第一线路基板以及连接第二列接垫与第一线路基板。封装胶体包覆第二焊线、第一列接垫与第二列接垫。在本专利技术的一实施例中，芯片封装结构还包括粘着层，配置于第一线路基板与第一芯片之间。在本专利技术的一实施例中，上述的第一芯片通过多个第二凸块与第一线路基板电连接，第二凸块连接第一列接垫与第一线路基板且连接第二列接垫与第一线路基板。在本专利技术的一实施例中，芯片封装结构还包括粘着层，配置于第一线路基板与第一芯片之间。在本专利技术的一实施例中，上述的粘着层具有异方(各向异性)导电性且包覆第一列接垫、第二列接垫以及第二凸块。在本专利技术的一实施例中，芯片封装结构还包括粘着层，配置于第二线路基板与第二芯片之间。在本专利技术的一实施例中，上述的粘着层具有异方导电性且包覆第三列接垫、第四列接垫以及第一凸块。本专利技术提出一种随机动态存储器芯片封装结构，其包括第一线路基板、第一芯片、第二线路基板、第二芯片、多个焊球、多个第一凸块、多个第二凸块、多条第一焊线以及封装胶体。第一线路基板，具有相对的第一表面与第二表面。第一芯片，具有第一主动表面、第一列接垫以及第二列接垫，其中第一列接垫与第二列接垫平行配置在第一主动表面上，第一芯片以第一主动表面远离第一表面的方式配置于第一线路基板上。多个焊球，配置于第二表面上。第二线路基板，具有相对的第三表面与第四表面，第二线路基板以第四表面朝向第一主动表面的方式配置于第一芯片上，且第一芯片通过第一列接垫与第二列接垫电连接至第二线路基板。第二芯片，具有第二主动表面、第三列接垫以及第四列接垫，其中第三列接垫与第四列接垫平行配置于第二主动表面上，第二芯片以第二主动表面朝向第三表面的方式配置于第二线路基板上，第二芯片通过第三接垫列与第四接垫列电连接至第二线路基板。多个第一凸块，连接第三列接垫与第二线路基板且连接第四列接垫与第二线路基板。多个第二凸块，连接第一列接垫与第二线路基板且连接第二列接垫与第二线路基板。多条第一焊线，电连接第一线路基板与第二线路基板。封装胶体，配置于第一表面上，且包覆第一芯片、第二芯片、第二线路基板以及第一焊线。在本专利技术的一实施例中，芯片封装结构还包括粘着层，配置于第一线路基板与第一芯片之间。在本专利技术的一实施例中，芯片封装结构还包括粘着层，配置于第二线路基板与第一芯片之间。在本专利技术的一实施例中，上述的粘着层具有异方导电性且包覆第一列接垫、第二列接垫以及第二凸块。在本专利技术的一实施例中，芯片封装结构还包括粘着层，配置于第二线路基板与第二芯片之间。在本专利技术的一实施例中，上述的粘着层具有异方导电性且包覆第三列接垫、第四列接垫以及第一凸块。基于上述，在本专利技术的随机动态存储器芯片封装结构中，由于在上部芯片与下部芯片之间具有线路基板，且具有双列接垫设计的上部芯片通过倒装接合的方式与此线路基板电连接，因此可使其与同具有双列接垫设计的下部芯片的配置方向相同，进而简化制作工艺复杂度。或者是，具有双列接垫设计的上部芯片与下部芯片可利用各自的双列接垫与其之间的线路基板连接，且上部芯片与下部芯片可通过线路基板中的内连线来与线路基板周边的接垫电连接，因此不需制造接垫互为镜像的芯片或是额外在芯片上进行重新布线制作工艺来解决上部芯片与下部芯片配置方向相反的问题。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1为本专利技术的第一实施例的芯片封装结构的剖面示意图；图2为本专利技术的第二实施例的芯片封装结构的剖面示意图；图3为本专利技术的第三实施例的芯片封装结构的剖面示意图；图4为本专利技术的第四实施例的芯片封装结构的剖面示意图。符号说明10、20、30、40：芯片封装结构100、120、400、420：线路基板100a、100b、120a、120b、400a、400b、420a、420b：表面102a、102b、122、402a、402b、422a、422b：接垫110、130、410、430：芯片110a、130a、410a、430a：主动表面110b、130b、410b、430b：背面112、412：第一列接垫114、414：第二列接垫116、136、416、436：凸块118、138、418、438：底胶132、432：第三列接垫134、434：第四列接垫140、440：焊球150、316、450：焊线160、360：封装胶体170、180、190、470、480、490：粘着层318：开槽具体实施方式图1是依照本专利技术的第一实施例的芯片封装结构的剖面示意图。请参照图1，本实施例的芯片封装结构10包括线路基板100、芯片110、线路基板120、芯片130、焊球140、焊线150、封装胶体160、粘着层170、粘本文档来自技高网...

【技术保护点】
一种随机动态存储器芯片封装结构，包括：第一线路基板，具有相对的第一表面与第二表面；第一芯片，具有第一主动表面、第一列接垫以及第二列接垫，其中所述第一列接垫与所述第二列接垫平行配置在所述第一主动表面上，所述第一芯片以所述第一主动表面朝向所述第一表面的方式配置于所述第一线路基板上，且所述第一芯片通过所述第一列接垫与所述第二列接垫电连接至所述第一线路基板；多个焊球，配置于所述第二表面上；第二线路基板，具有相对的第三表面与第四表面，所述第二线路基板配置于所述第一芯片上；第二芯片，具有第二主动表面、第三列接垫以及第四列接垫，其中所述第三列接垫与所述第四列接垫平行配置于所述第二主动表面上，所述第二芯片以所述第二主动表面朝向所述第三表面的方式配置于所述第二线路基板上，所述第二芯片通过所述第三接垫列与所述第四接垫列电连接至所述第二线路基板；多个第一凸块，连接所述第三列接垫与所述第二线路基板且连接所述第四列接垫与所述第二线路基板；多条第一焊线，连接所述第一线路基板与所述第二线路基板；以及封装胶体，至少配置于所述第一表面上，且包覆所述第一芯片、所述第二芯片、所述第二线路基板以及所述第一焊线。

【技术特征摘要】
2015.11.09 TW 1041367931.一种随机动态存储器芯片封装结构，包括：第一线路基板，具有相对的第一表面与第二表面；第一芯片，具有第一主动表面、第一列接垫以及第二列接垫，其中所述第一列接垫与所述第二列接垫平行配置在所述第一主动表面上，所述第一芯片以所述第一主动表面朝向所述第一表面的方式配置于所述第一线路基板上，且所述第一芯片通过所述第一列接垫与所述第二列接垫电连接至所述第一线路基板；多个焊球，配置于所述第二表面上；第二线路基板，具有相对的第三表面与第四表面，所述第二线路基板配置于所述第一芯片上；第二芯片，具有第二主动表面、第三列接垫以及第四列接垫，其中所述第三列接垫与所述第四列接垫平行配置于所述第二主动表面上，所述第二芯片以所述第二主动表面朝向所述第三表面的方式配置于所述第二线路基板上，所述第二芯片通过所述第三接垫列与所述第四接垫列电连接至所述第二线路基板；多个第一凸块，连接所述第三列接垫与所述第二线路基板且连接所述第四列接垫与所述第二线路基板；多条第一焊线，连接所述第一线路基板与所述第二线路基板；以及封装胶体，至少配置于所述第一表面上，且包覆所述第一芯片、所述第二芯片、所述第二线路基板以及所述第一焊线。2.如权利要求1所述的随机动态存储器芯片封装结构，其中所述第一芯片通过多条第二焊线与所述第一线路基板电连接，且所述第一线路基板具有暴露所述第一列接垫与所述第二列接垫的开槽，所述第二焊线穿过所述开槽以连接所述第一列接垫与所述第一线路基板以及连接所述第二列接垫与所述第一线路基板，所述封装胶体包覆所述第二焊线、所述第一列接垫与所述第二列接垫。3.如权利要求2所述的随机动态存储器芯片封装结构，还包括粘着层，配置于所述第一线路基板与所述第一芯片之间。4.如权利要求1所述的随机动态存储器芯片封装结构，其中所述第一芯片通过多个第二凸块与所述第一线路基板电连接，所述第二凸块连接所述第一列接垫与所述第一线路基板且连接所述第二列接垫与所述第一线路基板。5.如权利要求4所述的随机动态存储器芯片封装结构，还包括粘着层，配置于所述第一线路基板与所述第一芯片之间。6.如权利要求5所述的随机动态存储器芯片封装结构，其中所述粘着层具有导电性且包覆所述第一列接垫、所述第二列接垫以及所述第二凸块。7.如权利要求1所述的随机动态存储器芯片封装结构...

【专利技术属性】
技术研发人员：陈柏老，吴承德，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71