半导体装置中的侧壁桥互连体制造方法及图纸

公开了一种半导体装置，以及其制造方法。半导体装置包括堆叠在一起的多个半导体裸芯，堆叠体具有至少一个侧壁，来自多个半导体裸芯的电触头在侧壁处暴露。桥导电图案被形成在侧壁上，在侧壁处与电触头电互连。桥导电图案被形成在被移除的绝缘层上。因此，导电图案的至少部分与所述侧壁间隔开。

Side wall bridge conjoined in semiconductor device

A semiconductor device and a method of manufacturing the same are disclosed. The semiconductor device includes a plurality of semiconductor bare cores stacked together, wherein the stack has at least one side wall, and an electrical contact from a plurality of semiconductor bare cores is exposed at the side wall. The bridge conductive pattern is formed on the side wall and is electrically interconnected with the electrical contacts at the sidewalls. A conductive pattern of the bridge is formed on the removed insulating layer. Therefore, at least part of the conductive pattern is separated from the side wall.

【技术实现步骤摘要】
半导体装置中的侧壁桥互连体
技术介绍
对便携式消费电子产品的需求的强劲增长推动了对大容量存储器器件的需要。非易失性半导体存储器器件，诸如闪存存储卡，正变得广泛用于满足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固的设计，以及其高可靠性和大容量，已经使这样的存储器件理想地用于各种各样的电子器件中，包含例如数码相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝电话。虽然许多不同的封装配置是已知的，闪存存储卡通常可以制造成系统级封装(system-in-a-package，SiP)或多芯片模块(multichipmodules，MCM)，其中多个裸芯被安装和互连在小足印衬底上。衬底通常可以包含具有在一侧或两侧蚀刻的导电层的刚性的、电介质基体。电连接被形成在裸芯和导电层之间，并且导电层为裸芯与主机装置的连接提供电引线结构。一旦裸芯和衬底之间进行电连接时，组件然后被典型地装在提供保护封装的模塑料中。传统的半导体封装体20的横截面侧视图和俯视图在图1和图2中示出。典型的封装体包含支撑在衬底26上的多个半导体裸芯，诸如闪存存储器裸芯22和控制器裸芯24。衬底26包含过孔、电迹线和用于在半导体裸芯22、24和主机装置之间传输信号的接触焊盘(contactpad)，封装体位于该主机装置中。裸芯键合焊盘(bondpad)28可以形成在半导体裸芯22、24的表面上，以通过在相应的裸芯键合焊盘和接触焊盘之间固定引线键合32将半导体裸芯电耦合到衬底。一旦完成所有的电连接时，裸芯和引线键合可以被封装在模塑料34中以密封封装体并保护裸芯和引线键合。已知的，将若干半导体裸芯堆叠在一起形成封装体，堆叠的裸芯的接触焊盘延伸到裸芯堆叠体的侧壁。电互连然后可以形成为侧壁上导电图案，将堆叠中的裸芯电互连到衬底或主机装置。通常，在侧壁上的电互连是通过铺设绝缘层，例如光刻胶，然后图案化该绝缘层来形成。导电阻挡层然后可以被铺设在图案化绝缘层的顶部，以遮蔽绝缘层防止扩散。电互连然后可以被放置在阻挡层的顶部，并且被图案化为最终的导电图案，留下完整的绝缘层和阻挡层。这样的设计的一个缺点是导电图案的电迹线和绝缘层由不同的材料形成(迹线可以由铜形成而绝缘层可以由氧化硅形成)。这可能导致电迹线中的应力，由于在电迹线和在其上形成电迹线的绝缘层之间的热膨胀系数不匹配。这些应力可能切断一个或多个精密的迹线，损害运行或导致封装体的完全故障。
技术实现思路
本技术的示例涉及一种半导体装置，包括：至少两个半导体裸芯的堆叠体，该半导体裸芯的堆叠体包含侧壁，该两个或多个半导体裸芯具有在该侧壁处暴露的电触头；以及桥导电图案，该桥导电图案形成在所述侧壁上且与该至少两个半导体裸芯的堆叠体电互连，该桥导电图案包括电连接到该电触头的电迹线，该桥导电图案至少部分地与该侧壁间隔开。在进一步的示例中，本技术涉及一种半导体装置，包括：至少两个半导体裸芯的堆叠体，该半导体裸芯的堆叠体包含侧壁，该两个或多个半导体裸芯具有在该侧壁处暴露的电触头；与所述侧壁相邻形成的桥导电图案，该桥导电图案包括与该电触头接触形成的电迹线，该桥导电图案形成在中间层的顶部上，该中间层被移除以使该桥导电图案的至少部分与该侧壁间隔开。在另一个示例中，本技术涉及一种形成半导体装置的方法，包括：(a)上下叠置多个半导体裸芯，该多个半导体裸芯的边缘在公共侧壁处对齐，该多个半导体裸芯的半导体裸芯的电触头暴露在该侧壁处；(b)在该侧壁的顶部上施加绝缘层；(c)图案化该绝缘层；(d)在图案化的绝缘层的顶部上施加导电层；(e)将该导电层图案化为导电图案，该导电图案电连接到该多个半导体裸芯的该电触头；以及(f)移除该绝缘层，留下与该侧壁间隔开的该导电图案的部分。附图说明图1是包含安装在衬底上的半导体裸芯的传统半导体装置的现有技术的边视图。图2是包含安装在衬底上的半导体裸芯的传统半导体装置的现有技术的俯视图。图3是根据本专利技术的实施例形成半导体裸芯的流程图。图4是半导体晶片的前视图，示出了晶片的第一主表面。图5是半导体晶片的后视图，示出了晶片的第二主表面。图6是来自晶片的单一半导体裸芯256的透视图。图7是经受隐形激射工艺(stealthlasingprocess)的晶片250的部分的放大透视图。图8和图9是来自经受隐形激射工艺的晶片的单一半导体裸芯256的透视图。图10是来自背面研磨工艺期间的晶片的单一半导体裸芯256的透视图。图11是在切割后的间隔开的晶片的一部分的俯视图。图12是根据本技术的实施例的半导体裸芯的堆叠块的透视图。图13是示出了图3的流程图的步骤220的进一步细节的流程图。图14和图15示出了根据本技术的实施例在形成桥导电图案的第一阶段的半导体装置的透视图和侧视图。图16和图17示出了根据本技术的实施例在形成桥导电图案的第二阶段的半导体装置的透视图和侧视图。图18和图19示出了根据本技术的实施例在形成桥导电图案的第三阶段的半导体装置的透视图和侧视图。图20和图21示出了根据本技术的实施例在形成桥导电图案的第四阶段的半导体装置的透视图和侧视图。图22和图23示出了根据本技术的实施例在形成桥导电图案的第五阶段的半导体装置的透视图和侧视图。图24A-24C示出了根据本技术的替代实施例在形成桥导电图案期间的半导体装置的俯视图。图25和图26示出了根据本技术的实施例在形成桥导电图案的第六阶段的半导体装置的透视图和侧视图。图27和图28示出了根据本技术的替代实施例在形成桥导电图案的第六阶段的半导体装置的透视图和侧视图。图29是根据本技术的实施例的包含焊球的半导体装置的透视图。具体实施方式现在将参见附图来描述本技术。在实施例中，本技术涉及包含在半导体裸芯堆叠的侧壁上形成的电迹线的改进配置的半导体装置。裸芯形成，然后被粘贴到堆叠体。此后，电迹线通过桥配置中的一系列处理步骤形成在堆叠体的一个或多个侧壁上，最小化处理步骤和迹线上的应力。应该理解的是，本专利技术可以用很多不同形式来实施，而不应被解释为限于这里阐述的实施方式。而是，提供这些实施例使得本公开将是彻底的和完整的，并且将本专利技术充分地传达给本领域的技术人员。实际上，本专利技术旨在覆盖这些实施例的替代、变型和等同，其包括在由所附权利要求限定的本专利技术的范围和精神之内。此外，在本专利技术的以下详细描述中，许多具体的细节被阐述以便提供本专利技术的彻底理解。然而，本领域的普通技术人员将清楚，本专利技术可以没有这样的具体细节来实践。如在这里可以使用的术语“顶部”和“底部”、“上”和“下”和“垂直”和“水平”是通过示例的方式和仅是说明性的目的，并且不意味着限制本专利技术的描述，由于所参考的项目可在位置和方向进行交换。而且，如这里使用的，术语“基本上”和/或“大约”意味着对于给定的应用在规定尺寸或参数可以在可接受的制造公差内来改变。在一个实施例中，可接受的制造公差为±0.25％。本专利技术的实施例现在将通过参见图3和图13的流程图、以及图4-12和图14-29的视图来说明。首先参见图3的流程图和图4-12的视图，半导体晶片250可以开始作为晶片材料的铸锭，该铸锭可以在步骤200中形成。在一个示例中，从其形成晶片250的铸锭可以是根据直拉法(Czochralski，CZ)或浮动区(floatingzone本文档来自技高网...

【技术保护点】
一种半导体装置，包括：至少两个半导体裸芯的堆叠体，所述半导体裸芯的堆叠体包含侧壁，所述两个或多个半导体裸芯具有在所述侧壁处暴露的电触头；以及桥导电图案，所述桥导电图案形成在所述侧壁上且与所述至少两个半导体裸芯的堆叠体电互连，所述桥导电图案包括电连接到所述电触头的电迹线，所述桥导电图案至少部分地与所述侧壁间隔开。

【技术特征摘要】
1.一种半导体装置，包括：至少两个半导体裸芯的堆叠体，所述半导体裸芯的堆叠体包含侧壁，所述两个或多个半导体裸芯具有在所述侧壁处暴露的电触头；以及桥导电图案，所述桥导电图案形成在所述侧壁上且与所述至少两个半导体裸芯的堆叠体电互连，所述桥导电图案包括电连接到所述电触头的电迹线，所述桥导电图案至少部分地与所述侧壁间隔开。2.如权利要求1所述的半导体装置，其中所述导电图案的部分与所述侧壁间隔开20μm至200μm。3.如权利要求1所述的半导体装置，其中所述桥导电图案与所述侧壁间隔开，除了所述电迹线在所述电触头处的连接之处。4.如权利要求1所述的半导体装置，所述电触头包括在所述两个或多个半导体裸芯的半导体裸芯上形成的裸芯键合焊盘，所述裸芯键合焊盘在切割所述半导体裸芯期间被切断，以留下在所述侧壁处暴露的所述裸芯键合焊盘的边缘。5.如权利要求1所述的半导体装置，所述电触头包括具有第一端的连杆，所述第一端电连接到在所述两个或多个半导体裸芯的半导体裸芯上形成的裸芯键合焊盘，所述连杆在切割所述半导体裸芯期间被切断，以留下在所述侧壁处暴露的与所述第一端相对的所述连杆的第二端。6.如权利要求1所述的半导体装置，还包括用于将所述半导体装置固定到主机装置的焊球。7.如权利要求1所述的半导体装置，还包括覆盖所述桥导电图案的所述电迹线的保护罩。8.如权利要求7所述的半导体装置，其中所述保护罩包括模塑料。9.如权利要求1所述的半导体装置，其中所述半导体装置是闪存存储器。10.一种半导体装置，包括：至少两个半导体裸芯的堆叠体，所述半导体裸芯的堆叠体包含侧壁，所述两个或多个半导体裸芯具有在所述侧壁处暴露的电触头；以及与所述侧壁相邻形成的桥导电图案，所述桥导电图案包括与所述电触头接触形成的电迹线，所述...

【专利技术属性】
技术研发人员：吴杰飞，钱开友，邱进添，李明，郑帅，李想，张雪垠，
申请(专利权)人：晟碟信息科技上海有限公司，晟碟半导体上海有限公司，
类型：发明
国别省市：上海,31