垂直型非易失性存储器件及其制造方法技术

本发明专利技术提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中，绝缘层图案设置在衬底上，该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁，单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上，绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

【技术实现步骤摘要】

实例实施方式涉及一种垂直型半导体器件及其制造方法。更具体地，实例实施方式涉及包括彼此垂直连接的单元晶体管的垂直型非易失性存储器件及其制造方法。
技术介绍
近来，为了提高存储器件的集成度，已经研究了在相对于衬底的垂直方向上形成包括在每个单位块中的单元晶体管的方法。具体地，在NAND型闪存器件中，单元晶体管能够在垂直方向上堆叠以形成单元串，从而提高存储器件的集成度。当包括在闪存器件中的单元晶体管垂直堆叠地形成时，每个单元晶体管可以包括电荷俘获层。
技术实现思路
在根据本专利技术的一些实施例中，垂直型非易失性存储器件可以包括在衬底上的绝缘层图案，其中绝缘层图案具有线形状。单晶半导体图案在衬底上并直接在绝缘层图案的侧壁上，其中单晶半导体图案具有在关于衬底的主表面垂直取向的垂直方向上延伸的柱形。隧穿氧化物层在单晶半导体图案上，下电极层图案在隧穿氧化物层上和在衬底上。多个绝缘中间层图案在下电极层图案上，其中绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案在绝缘中间层图案之间的阻挡电介质层上，上电极层图案在隧穿氧化物层上以及在绝缘中间层图案的最上部上。根据一些实例实施方式，在制造垂直型非易失性存储器件的方法中，杂质区域形成在半导体衬底中。绝缘层形成在杂质区域上。下电极层形成在绝缘层上。绝缘中间层和牺牲层重复地形成在下电极层上。上电极层形成在最上面的绝缘中间层上。沟道孔形成在重复堆叠的层中以形成绝缘中间层图案和牺牲层图案，杂质区域通过沟道孔暴露。隧穿氧化物层分别形成在沟道孔的两个侧壁上。单晶半导体图案形成在隧穿氧化物层上。形成绝缘层图案以填充沟道孔。去除牺牲层图案以暴露隧穿氧化物层。电荷俘获层和阻挡电介质层形成在隧穿氧化物层上。控制栅极图案形成在绝缘中间层图案之间的阻挡电介质层上。根据某些实例实施方式，垂直型非易失性存储器件包括形成在柱形单晶半导体图案上的源接地晶体管(ground source transistor)、串选择晶体管和单元晶体管的单元串，其中源接地晶体管和串选择晶体管在上电极层图案和下电极层图案与隧穿氧化物层之间没有电荷俘获层。因此，可以减小在源接地晶体管和串选择晶体管的操作期间产生的电压降，从而增加存储器件的可靠性。此外，可以增大以具有窄横向尺寸的体积形成的单晶半导体图案的数目，因而可以提高存储器件的集成度。此外，由于单元晶体管可以形成在具有较少晶体缺陷的单晶半导体图案中，所以可以改善单元晶体管的单元电流和单元分布特性。因此，由于在源接地晶体管或串选择晶体管的栅极上没有电荷俘获层，所以可以-->减小电压降以减小其操作电压。附图说明图1是示出根据实例实施方式的非易失性存储器件的单元晶体管区域的截面图。图2至图11是示出制造图1中的垂直型非易失性存储器件的单元晶体管区域的方法的截面图。图12至图21是示出根据实例实施方式制造垂直型非易失性存储器件的方法的截面图。图22是示出根据实例实施方式的包括存储器件的系统的方框图。图23是示出根据实例实施方式的包括存储器件的另一系统的方框图。图24是示出根据实例实施方式的包括存储器件的又一系统的方框图。具体实施方式在下文将参照附图更充分地描述各个实例实施方式，在附图中示出了某些实例实施方式。然而，本专利技术可以以多种不同的形式实施，而不应被解释为仅限于这里阐述的实例实施方式。而是，提供这些实例实施方式使得本公开透彻并完整，并将本专利技术的范围充分传达给本领域技术人员。在附图中，为了清晰，层和区域的尺寸和相对尺寸可以被夸大。应当理解，当称一元件或层在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在其他元件或层上或者直接连接或耦接到其他元件或层，或者可以存在中间元件或层。相反，当称一个元件“直接在”另一元件或层上、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或层。通篇相似的附图标记指代相似的元件。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。应当理解，虽然这里可使用术语第一、第二、第三等描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离本专利技术的教导。为便于描述此处可以使用诸如“下面”、“下方”、“下”、“上方”、“上”等空间相对性术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间相对性术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。例如，如果在图中的装置被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此，示范性术语“下方”可以包含下方和上方两个方向。装置也可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。这里所使用的术语是只为了描述特别的实施例的目的且不旨在限制本专利技术。如这里所用，单数形式也旨在包括复数形式，除非内容清楚地指示另外的意思。可以进一步理解当在此说明书中使用时术语“包括”和/或“包含”说明所述特征、区域、整体、步骤、操作、元件和/或组分的存在，但是不排出存在或添加一个或更多其他特征、区域、整体、步骤、操作、元件、组分和/或其组。-->参考横截面图示在这里描述了实例实施方式的实施例，该图示是理想的实例实施方式(和中间结构)示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，本专利技术的实施例不应解释为限于这里所示的特别的区域形状，而是包括由于例如由制造引起的形状的偏离。例如，被示为矩形的注入区将通常具有修圆或弯曲的特征和/或在其边缘具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，由注入形成的埋入区可以引起埋入区和通过其进行注入的表面之间的区域中的某些注入。因此，图中示出的区域本质上是示意性的且它们的形状不旨在示出区域的精确的形状且不旨在限制本专利技术的范围。除非另有界定，这里使用的所有术语(包括技术和科学术语)具有本专利技术属于的领域的普通技术人员共同理解的相同的意思。还可以理解诸如那些在共同使用的字典中定义的术语应解释为一种与在相关技术和本公开的背景中的它们的涵义一致的涵义，而不应解释为理想化或过度正式的意义，除非在这里明确地如此界定。在下文，将参照附图具体地解释实例实施方式。图1是示出根据实例实施方式的非易失性存储器件的单元晶体管区域的截面图。参照图1，提供了包括单晶半导体材料的衬底100。例如，衬底100可以包括单晶硅。杂质区域105设置在衬底100的表面中以提供为公共源线。绝缘层110形成在杂质区域105上。柱形的单晶半导体图案150沿垂直方向设置在半导体衬底100上。单晶半导体图案150与杂质区域105接触。单晶半导体图案150可以规则地布置在衬底100上。例如，单晶半导体图案150可以彼此间隔开预定距离地重复布置。单晶半导体图案150可以包括单晶硅。单晶硅可以通过热处理而进行从非晶硅的相变。或者，单晶硅可以利用衬底100作本文档来自技高网...

【技术保护点】
一种垂直型非易失性存储器件，包括：衬底上的绝缘层图案，所述绝缘层图案具有线形状；所述衬底上的单晶半导体图案，直接在所述绝缘层图案的侧壁上，所述单晶半导体图案包括在垂直方向上延伸的柱形，该垂直方向关于所述衬底的主表面垂直取向；隧穿氧化物层，在所述单晶半导体图案上；下电极层图案，在所述隧穿氧化物层上且在所述衬底上；多个绝缘中间层图案，在所述下电极层图案上，所述绝缘中间层图案沿所述单晶半导体图案彼此间隔开一距离；电荷俘获层和阻挡电介质层，在所述绝缘中间层图案之间的所述隧穿氧化物层上；多个控制栅极图案，在所述绝缘中间层图案之间的所述阻挡电介质层上；以及上电极层图案，在所述隧穿氧化物层上且在所述绝缘中间层图案的最上部上。

【技术特征摘要】
2009.09.29 KR 92258/091.一种垂直型非易失性存储器件，包括：衬底上的绝缘层图案，所述绝缘层图案具有线形状；所述衬底上的单晶半导体图案，直接在所述绝缘层图案的侧壁上，所述单晶半导体图案包括在垂直方向上延伸的柱形，该垂直方向关于所述衬底的主表面垂直取向；隧穿氧化物层，在所述单晶半导体图案上；下电极层图案，在所述隧穿氧化物层上且在所述衬底上；多个绝缘中间层图案，在所述下电极层图案上，所述绝缘中间层图案沿所述单晶半导体图案彼此间隔开一距离；电荷俘获层和阻挡电介质层，在所述绝缘中间层图案之间的所述隧穿氧化物层上；多个控制栅极图案，在所述绝缘中间层图案之间的所述阻挡电介质层上；以及上电极层图案，在所述隧穿氧化物层上且在所述绝缘中间层图案的最上部上。2.如权利要求1所述的垂直型非易失性存储器件，其中所述电荷俘获层包括硅氮化物或金属氧化物。3.如权利要求1所述的垂直型非易失性存储器件，其中所述电荷俘获层和所述阻挡电介质层包括遵循所述隧穿氧化物层的表面以及所述绝缘中间层图案的上表面和下表面的各个共形层。4.如权利要求1所述的垂直型非易失性存储器件，还包括在所述下电极层图案与所述衬底之间的下绝缘层。5.如权利要求1所述的垂直型非易失性存储器件，其中所述单晶半导体图案包括单晶硅。6.如权利要求5所述的垂直型非易失性存储器件，其中所述单晶半导体图案通过热处理非晶硅以进行相变转变为单晶硅而形成。7.如权利要求1所述的垂直型非易失性存储器件，其中所述阻挡电介质层包括硅氧化物或金属氧化物。8.如权利要求1所述的垂直型非易失性存储器件，还包括在所述衬底中的杂质区域，所述杂质区域电连接到所述单晶半导体图案。9.一种制造垂直型非易失性存储器件的方法，包括：在半导体衬底中形成杂质区域；在所述杂质区域上形成下绝缘层；在所述下绝缘层上形成下电极层；在所述下电极层上重复地形成绝缘中间层和牺牲层；在最上面的绝缘中间层上形成上电极层；在重复堆叠的层中形成沟道凹槽以形成绝缘中间层图案和牺牲层图案，所述杂质区域通过所述沟道凹槽暴露；在所述沟道凹槽的侧壁上形成隧穿氧化物层；在所...

【专利技术属性】
技术研发人员：金伶厚，李晓山，裵相元，尹普彦，李根泽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR