存储器单元、电子系统、形成存储器单元的方法及对存储器单元进行编程的方法技术方案

一些实施例包括具有彼此以电介质材料隔开的垂直堆叠式电荷捕获区的存储器单元。所述电介质材料可包含高ｋ材料。所述电荷捕获区中的一者或一者以上可包含金属材料。所述金属材料可作为例如纳米点的多个离散隔离岛状物而存在。一些实施例包括形成存储器单元的方法，其中两个电荷捕获区形成于隧穿电介质上，其中所述区相对于彼此垂直地移位，且其中最接近于所述隧穿电介质的区具有比另一区深的陷阱。一些实施例包括包含存储器单元的电子系统。一些实施例包括对具有垂直堆叠式电荷捕获区的存储器单元进行编程的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及存储器单元、电子系统、形成存储器单元的方法及对存储器单元进行编程的方法。
技术介绍
存储器装置提供用于电子系统的数据存储装置。一种类型的存储器为被称为快闪存储器的非易失性存储器。快闪存储器为EEPROM(电可擦除可编程只读存储器)类型，其可以块进行擦除及重新编程。许多现代个人计算机具有存储于快闪存储器芯片上的BIOS。此BIOS有时被称为快闪BIOS。快闪存储器还风行于无线电子装置中，因为其使制造商能够在新通信协议变得标准化时支持新通信协议，且提供远程地升级装置以用于增强特征的能力。典型快闪存储器包含包括以行及列形式而布置的大量非易失性存储器单元的存储器阵列。通常将单元分组成块。可通过对浮动栅极充电而电编程块内的单元中的每一者。可通过块擦除操作而将电荷从浮动栅极移除。将数据作为浮动栅极中的电荷而存储于单元中。NAND为快闪存储器的基本架构。NAND单元单位包含串联地耦合到存储器单元的串联组合(串联组合通常被称作NAND串)的至少一个选择栅极。NAND串的栅极传统上为单级单元(SLC)，但制造商正转变为针对NAND串的栅极的多级单元(MLC)的利用。SLC仅存储一个数据位，而MLC存储多个数据位。因此，通过从SLC转变到MLC，可至少将存储器阵列密度加倍。在装置的编程中，MLC不同于SLC。明确地说，如果装置经编程以仅具有两个存储器状态(0或1)，则可将装置编程为SLC，其中存储器状态中的一者对应于浮动栅极处的一个存储电荷电平(例如，对应于完全充电的装置)且另一者对应于浮动栅极处的另一存储电荷电平(例如，对应于完全放电的装置)。或者，如果装置经编程以具有四个存储器状态，则可将装置编程为具有两个存储器位的MLC。可以从最低存储电荷(例如，完全放电)到最高存储电荷(例如，完全充电)的次序而将存储器状态指定为11、01、00及10存储器状态。因此，11状态对应于最低存储电荷状态，10状态对应于最高存储电荷状态，且01及00状态对应于(例如)第一及第二中间存储电荷电平。不管是将装置用作MLC还是用作SLC，均存在避免寄生电容耦合效应及应力诱发栅极漏泄且具有大存储器窗口(存储器窗口为使非易失性单元能够被充电的电荷窗口，且通过在给定时间内在单元上的施加多少电荷来界定)的持续目标。大存储器窗口可使得能够清楚地将MLC装置的多个存储器状态彼此分开。例如金属电荷陷阱(MCT)的电荷捕获材料有希望在非易失性存储器单元中利用，但在获得大存储器窗口、由非易失性装置对电荷的良好保留及跨越NAND阵列的众多装置的均一性(换句话说，避免单元间西格马(sigma)变化)方面存在困难。-->需要开发藉以减轻或克服上文所论述的困难中的一者或一者以上及/或实现上文所论述的目标中的一者或一者以上的结构及制造工艺。附图说明图1为根据实施例的存储器系统的简化框图。图2为根据实施例的NAND存储器阵列的示意图。图3为说明存储器单元的实施例的半导体晶片的一部分的图解横截面图。图4为说明存储器单元的另一实施例的半导体晶片的一部分的图解横截面图。图5到图11说明根据实施例的用于制造存储器单元的工艺的各种阶段。图12为说明存储器单元的另一实施例的半导体晶片的一部分的图解横截面图。图13为图12的实施例的实例的能带图。图14为说明存储器单元的另一实施例的半导体晶片的一部分的图解横截面图。图15为图14的实施例的实例的能带图。图16为计算机实施例的图解视图。图17为展示图16的计算机实施例的主板的特定特征的框图。图18为电子系统实施例的高区框图。图19为存储器装置实施例的简化框图。具体实施方式图1为根据实施例的存储器系统500的简化框图。存储器系统500包括集成电路快闪存储器装置502(例如，NAND存储器装置)，其包括浮动栅极存储器单元阵列504、地址解码器506、行存取电路508、列存取电路510、控制电路512、输入/输出(I/O)电路514及地址缓冲器516。存储器系统500包括电连接到用于存储器存取的存储器装置502以作为电子系统的部分的外部微处理器520或其它存储器控制器。存储器装置502经由控制链路522接收来自处理器520的控制信号。存储器单元用以存储经由数据(DQ)链路524而存取的数据。经由地址链路526而接收地址信号，且在地址解码器506处解码地址信号以存取存储器阵列504。地址缓冲器电路516锁存地址信号。可响应于控制信号及地址信号而存取存储器单元。图2为NAND存储器阵列200的示意图。所述NAND存储器阵列可为图1的存储器阵列504的一部分。存储器阵列200包括字线2021到202N，及交叉局部位线2041到204M。字线202的数目与位线204的数目可各自为二的某次幂(例如，256个字线及4,096个位线)。局部位线204可以多对一的关系而耦合到全局位线(未图示)。存储器阵列200包括NAND串2061到206M。每一NAND串包括浮动栅极晶体管2081到208N。浮动栅极晶体管位于字线202与局部位线204的交叉处。浮动栅极晶体管208表示用于数据存储的非易失性存储器单元。每一NAND串206的浮动栅极晶体管208以串联源极到漏极的形式连接于源极选择栅极210与漏极选择栅极212之间。每一源极选择栅极210位于局部位线204与源极选择线214的交叉处，而每一漏极选择栅极212位于局部位线204与漏极选择线215的交叉处。每一源极选择栅极210的源极连接到共用源极线216。每一源极选择栅极210的-->漏极连接到对应NAND串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应NAND串2061的浮动栅极晶体管2081的源极。源极选择栅极210连接到源极选择线214。每一漏极选择栅极212的漏极在漏极接点228处连接到用于对应NAND串的局部位线204。举例来说，漏极选择栅极2121的漏极在漏极接点2281处连接到用于对应NAND串2061的局部位线2041。每一漏极选择栅极212的源极连接到对应NAND串206的最后浮动栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应NAND串2061的浮动栅极晶体管208N的漏极。浮动栅极晶体管208包括源极230及漏极232、浮动栅极234及控制栅极236。浮动栅极晶体管208使其控制栅极236耦合到字线202。浮动栅极晶体管208的列为耦合到给定局部位线204的那些NAND串206。浮动栅极晶体管208的行为通常耦合到给定字线202的那些晶体管。在一些实施例中，非易失性存储器单元包含电荷捕获区的垂直堆叠，个别区彼此以电介质材料分开。个别电荷捕获区可包含一个或一个以上电荷捕获材料层，且在一些实施例中可包含金属材料。金属材料可形成为邻接层，或可形成为离散隔离岛状物。在一些实施例中，岛状物中的至少一些可为纳米粒子，纳米粒子被理解为沿着最大横截面小于或等于约1000纳米(且沿着横截面常常小于10纳米，或甚至小于3纳米)的结构。在一些实施例中，纳米粒子可具有从约1纳米到约100纳米的最大横截面尺寸。纳米粒子可经配置以捕获小于或等于约20个电荷，且可(例如)经配置以捕获约1个电荷到约20个电荷。纳米粒子可大体上本文档来自技高网...

【技术保护点】
一种存储器单元，其包含彼此以包含含有镧系元素、氧及氮的至少一种电介质材料的区域隔开的一对电荷捕获区。

【技术特征摘要】
【国外来华专利技术】US 2007-10-12 11/871,3391.一种存储器单元，其包含彼此以包含含有镧系元素、氧及氮的至少一种电介质材料的区域隔开的一对电荷捕获区。2.根据权利要求1所述的存储器单元，其进一步包含所述电荷捕获区中的一者与下伏半导体衬底之间的隧穿电介质，且其中所述隧穿电介质包含含有镧系元素及氧的至少一种电介质材料。3.根据权利要求1所述的存储器单元，其中所述对的所述电荷捕获区中的至少一者包含多个离散岛状物。4.根据权利要求1所述的存储器单元，其中所述对的所述电荷捕获区中的两者包含多个纳米粒子。5.根据权利要求1所述的存储器单元，其中所述对的所述电荷捕获区中的两者包含多个纳米点。6.根据权利要求5所述的存储器单元，所述电荷捕获区中的一者的所述纳米点具有第一群体密度，且其中所述电荷捕获区中的另一者的所述纳米点具有第二群体密度，所述第二群体密度与所述第一群体密度相差至少10％。7.根据权利要求5所述的存储器单元，其中所述电荷捕获区中的一者的所有所述纳米点形成具有第一平均横截面尺寸的第一群体；其中所述电荷捕获区中的另一者的所有所述纳米点形成具有第二平均横截面尺寸的第二群体；且其中所述第一平均横截面尺寸与所述第二平均横截面尺寸相差至少10％。8.根据权利要求7所述的存储器单元，其中：所述电荷捕获区相对于彼此垂直地堆叠，其中所述电荷捕获区中的一者为下部电荷捕获区且另一者为上部电荷捕获区；所述存储器单元进一步包含所述下部电荷捕获区与下伏半导体衬底之间的隧穿电介质；且所述上部电荷捕获区的所述纳米点群体具有比所述下部电荷捕获区的所述纳米点群体小的平均横截面尺寸。9.根据权利要求1所述的存储器单元，其中所述对的所述电荷捕获区在捕获能量方面彼此不同。10.根据权利要求1所述的存储器单元，其中所述对的所述电荷捕获区在组成方面彼此相同。11.一种存储器单元，其包含：隧穿电介质；所述隧穿电介质上的第一纳米点区，所述第一纳米点区的纳米点具有第一群体密度；所述第一纳米点区上的第二纳米点区，所述第二纳米点区的纳米点具有第二群体密度，所述第二群体密度与所述第一群体密度相差至少约10％；所述第一与第二纳米点区之间的至少一种间隔材料；以及所述第二纳米点区上的控制栅极。12.一种存储器单元，其包含：隧穿电介质；所述隧穿电介质上的第一纳米点区，所述第一纳米点区的纳米点具有第一平均横截面尺寸；所述第一纳米点区上的第二纳米点区，所述第二纳米点区的纳米点具有第二平均横截面尺寸，所述第二平均横截面尺寸与所述第一平均横截面尺寸相差至少约10％；所述第一与第二纳米点区之间的至少一种间隔材料；以及所述第二纳米点区上的控制栅极。13.根据权利要求12所述的存储器单元，其中所述第二平均横截面尺寸小于所述第一平均横截面尺寸。14.根据权利要求12所述的存储器单元，其中所述至少一种间隔材料包括氮化硅、镧系元素铝酸盐、镧系元素氧化物、镧系元素氮氧化物、镧系元素硅酸盐、氧化铪、氧化铝、氧化铪铝、硅酸铪、氮氧化铪硅、二氧化硅、氮氧化锆硅、铝酸锆、硅酸锆及氧化锆中的一者或一者以上。15.根据权利要求12所述的存储器单元，其进一步包含所述第二纳米点区上的一个或一个以上额外纳米点区。16.根据权利要求15所述的存储器单元，其中所述一个或一个以上额外纳米点区中的一者为第三纳米点区，且其中所述第一、第二及第三纳米点区在陷阱深度方面彼此不同。17.根据权利要求15所述的存储器单元，其包含总数目在3到5个的纳米点区。18.一种电子系统，其包含：处理器；以及与所述处理器进行数据通信的存储器，所述存储器包含多个存储器单元；个别存储器单元中的至少一些包含：隧穿电介质；所述隧穿电介质上的第一电荷捕获区；所述第一电荷捕获区上的间隔电介质材料；所述间隔电介质材料上的第二电荷捕获区；所述第二电荷捕获区上的阻断电介质；所述阻断电介质上的控制栅极；其中所述第一及第二电荷捕获区分别包含第一及第二纳米粒子；且其中所述第一及第二纳米...

【专利技术属性】
技术研发人员：奎S民，雷特T布鲁尔，泰贾斯克尔什纳莫翰，托马斯M格雷廷格，DV尼马尔拉马斯瓦米，罗纳德A韦默，阿勒普巴塔查里亚，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]