快闪存储器件及其制造方法技术

本发明专利技术涉及快闪存储器件及其制造方法。在本发明专利技术的一个方面中，快 闪存储器件包括：在半导体衬底中形成的下部具有台阶的沟槽、在半导体 衬底的有源区中形成的隧道绝缘层、在隧道绝缘层上形成的第一导电层、 在沟槽和第一导电层之间间隙填充的隔离层、和在第一导电层上形成并且 一侧与隔离层部分重叠的第二导电层。

【技术实现步骤摘要】

本专利技术涉及，并且更具体涉及可改善单元 的耦合比的。
技术介绍
随着半导体衬底的高度集成，形成隔离层的工艺变得更加复杂。为此， 使用在半导体衬底中形成沟槽并间隙填充所述沟槽的浅沟槽隔离(STI) 方法形成隔离层。同时，除了STI方法以外，还有几种方法。所述方法可 包括自对准(SA) -STI和自对准浮置^t极(SA-FG)形成方法，在所述方 法中当图案化在半导体衬底上堆叠的隧道绝缘层、多晶硅层和硬掩模层 时，同时通过将暴露的半导体衬底蚀刻特定深度而形成沟槽，并且在整个 表面上形成氧化物层^f吏得间隙填充所述沟槽。在现有技术中，当使用SA-FG形成方法时，有源区和浮置栅极适用相 同的临界尺寸(CD)。因此，半导体衬底被分为有源区和场区，其各自为 图案间距的约一半。在高度集成的器件中，难以间隙填充过小沟槽区域， 可能需要7至8个复杂步骤以形成隔离层。随着有源区的CD变小，还没有增大浮置栅极的尺寸的方法。这在确 保单元的耦合比(coupling ratio)方面产生显著问题。然而，目前，具有 氧化物层、氮化物层和氧化物层的ONO堆叠结构的介电层的厚度水平已 经达到其极限。因此，需要新的本文档来自技高网...

【技术保护点】
一种快闪存储器件，包括：　在半导体衬底中形成的沟槽，并且在每个所述沟槽的下部具有台阶；　在所述半导体衬底的有源区中形成的隧道绝缘层；　在所述隧道绝缘层上形成的第一导电层；　在所述沟槽和所述第一导电层之间间隙填充的隔离层；和　在所述第一导电层上形成的第二导电层，所述第二导电层的一侧与所述隔离层部分重叠。

【技术特征摘要】
2008.2.22 KR 10-2008-00161261.一种快闪存储器件，包括在半导体衬底中形成的沟槽，并且在每个所述沟槽的下部具有台阶；在所述半导体衬底的有源区中形成的隧道绝缘层；在所述隧道绝缘层上形成的第一导电层；在所述沟槽和所述第一导电层之间间隙填充的隔离层；和在所述第一导电层上形成的第二导电层，所述第二导电层的一侧与所述隔离层部分重叠。2. 根据权利要求l所述的快闪存储器件，其中形成有沟槽的区域宽于形 成有所述隧道绝缘层的有源区的区域。3. 根据权利要求l所述的快闪存储器件，其中所述第二导电层与所述沟 槽的侧面重叠，所述沟槽具有低台阶。4. 根据权利要求l所述的快闪存储器件，其中所述第二导电层与所述隔 离层重叠的宽度为所述第二导电层的宽度的1/10 ~ 9/10。5. 根据权利要求l所述的快闪存储器件，其中所述第一和第二导电层构 成n形浮置栅极。6. 根据权利要求l所述的快闪存储器件，其中所述第一和第二导电层由 多晶珪形成。7. 根据权利要求l所述的快闪存储器件，其中所述隔离层由高密度等离 子体(HDP)氧化物层形成。8. 根据权利要求1所述的快闪存储器件，还包括 在所述隔离层和所述第二导电层上形成的介电层；和 在所述介电层上形成的第三导电层。9. 一种制造快闪存储器件的方法，所述方法包括提供在隔离区中形成有第一沟槽和在有源区中形成有包括隧道绝缘层 和第一导电层的堆叠层的半导体衬底；通过采用蚀刻掩模来蚀刻所述第一导电层和所述隧道绝缘层，通过所 述蚀刻掩模在...

【专利技术属性】
技术研发人员：董且德，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR