三维非易失性存储器件及其制造方法技术

本发明专利技术提供一种三维非易失性存储器件及其制备方法，三维非易失性存储器件的制备方法包括如下步骤：1)提供一基板，于基板表面形成第一绝缘层和第一导电层交替叠置的第一叠层结构；2)于所述第一叠层结构的至少一侧形成与所述第一叠层结构平行间隔的第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，相邻的所述第一导电层与所述第二导电层位于不同的平面上；3)于所述第一叠层结构及所述第二叠层结构之间形成至少一个环形非易失材料层，所述环形非易失材料层与所述第一导电层及所述第二导电层相接触；4)于所述环形非易失材料层内侧形成一导电柱。本发明专利技术的三维非易失性存储器件具有存储密度高、存储单元串扰小等优点。

【技术实现步骤摘要】
三维非易失性存储器件及其制造方法
本专利技术涉及集成电路
，特别是涉及一种三维非易失性存储器件及其制造方法。
技术介绍
三维集成电路(3D-IC)是集成电路产业发展的方向之一。三维集成电路可分为晶圆——晶圆堆叠，裸片——晶圆堆叠和单片三维集成电路。其中，属于单片三维集成电路的三维存储器发展最快。在单片(monolithic)三维存储器阵列中，多个存储器级形成在单个基板(诸如半导体晶片)上而没有中间基板。术语“单片”的意思是阵列的每个级的层被直接沉积在该阵列的每个底层级的层上。集成电路存储器被广泛应用于工业类和消费类电子产品。根据存储器能否掉电存储，又可被划分为易失性存储器和非易失性存储器。非易失性存储器，包括闪存(flashmemory)、磁存储器(magneticrandomaccessmemory，MRAM)、阻变存储器(resistancerandom-accessmemory，RRAM)、相变存储器(phasechangememory，PCM)等。相变存储器是基于奥弗辛斯基在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，其工作原理是利用加工到纳米尺寸的相变材料在低阻态(lowresistancestate，LRS)与高阻态(highresistancestate，HRS)时不同的电阻状态来实现数据的存储。磁存储器和阻变存储器同样使用材料或器件在低阻态与高阻态时不同的电阻状态来实现数据的存储。三维存储器，通过将存储单元三维地布置在衬底之上，相比于二维存储器，虽然可以提高存储密度，然而，该存储器每一层平面电极和每一个电极柱相交处仅提供一位(bit)存储，仍然存在存储密度小的问题；同时，由于三维存储器结构设计，相邻存储单元之间还存在串扰的问题。因此，如何进一步提高三维存储器的密度，实已成为本领域技术人员亟待解决的技术课题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供三维非易失性存储器件及其制备方法，用于解决现有技术中的非易失存储器件存在的存储密度小、相邻存储单元之间存在串扰的问题。为实现上述目的及其他相关目的，本专利技术提供一种三维非易失性存储器件的制备方法，所述制备方法包括如下步骤：1)提供一基板，于所述基板表面形成第一绝缘层和第一导电层交替叠置的第一叠层结构，其中，所述第一绝缘层形成于所述基板表面；2)于所述第一叠层结构的至少一侧形成与所述第一叠层结构平行间隔的第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，所述第二绝缘层形成于所述基板表面，其中，相邻的所述第一导电层与所述第二导电层位于不同的平面上；3)于所述第一叠层结构及所述第二叠层结构之间形成至少一个环形非易失材料层，且所述环形非易失材料层与所述第一导电层和所述第二导电层相接触；4)于所述环形非易失材料层内侧填充满导电材料以形成导电柱，所述导电柱与各所述第一导电层之间的所述环形非易失材料层部分以及所述导电柱与所述第二导电层之间的所述环形非易失材料层部分分别形成存储单元。作为本专利技术的一种优选方案，步骤1)中形成的所述第一叠层结构为两个或多个，且各所述第一叠层结构平行间隔排布。作为本专利技术的一种优选方案，形成两个或多个所述第一叠层结构的方法包括步骤：1-1)于所述基板表面交替形成第一绝缘材料层和第一导电材料层；1-2)刻蚀步骤1-1)所得到的结构，形成至少一个贯穿所述第一绝缘材料层和所述第一导电材料层的第一沟槽结构，以得到两个或多个所述第一叠层结构。作为本专利技术的一种优选方案，步骤2)中形成的所述第二叠层结构为两个或多个，且所述第二叠层结构与所述第一叠层结构交替间隔排布。作为本专利技术的一种优选方案，形成两个或多个所述第二叠层结构的方法包括步骤：1-3)于所述第一沟槽结构对应的基板表面交替形成第二绝缘材料层和第二导电材料层，且所述第二导电材料层与与其相邻的所述第一导电层位于不同的平面上；1-4)刻蚀步骤1-3)所得到的结构，在各所述第一沟槽结构内形成两个贯穿所述第二绝缘材料层和所述第二导电材料层的第二沟槽结构和一个所述第二叠层结构，其中，所述第二沟槽结构暴露出所述第一绝缘层、所述第一导电层、所述第二绝缘层和所述第二导电层。作为本专利技术的一种优选方案，步骤2)和步骤3)之间还包括步骤：于所述第一叠层结构与所述第二叠层结构之间填充电绝缘材料层。作为本专利技术的一种优选方案，步骤3)中形成的所述环形非易失材料层为两个或多个，所述环形非易失材料层沿所述第一叠层结构的长度方向呈间隔排布。作为本专利技术的一种优选方案，步骤3)中，形成两个或多个所述环形非易失材料层的步骤包括：3-1)沿所述第一叠层结构的长度方向形成多个间隔排布且贯穿所述电绝缘材料层的深孔，所述深孔与所述第一导电层及所述第二导电层相接触；3-2)于所述深孔侧壁形成所述环形非易失材料层。作为本专利技术的一种优选方案，相邻的所述第一叠层结构与所述第二叠层结构之间的距离、所述第一导电层的宽度、所述第二导电层的宽度及沿所述第一叠层结构长度方向上相邻所述环形非易失材料层的间距均为F，其中，F为特征线宽。作为本专利技术的一种优选方案，所述环形非易失材料层的横截面为圆形环或方形环，其中，所述圆形环的外径大于F且小于1.5F，所述方环形的外围边长大于F且小于1.5F。作为本专利技术的一种优选方案，所述第一叠层结构中相邻的所述第一导电层的间距与所述第二叠层结构中相邻的所述第二导电层的间距相等，且沿垂直于所述基板表面方向上相邻的所述第一导电层与所述第二导电层的间距为所述第一叠层结构中相邻的所述第一导电层的间距的一半。作为本专利技术的一种优选方案，步骤3)中，所述环形非易失材料层的材料为多晶硅材料、金属氧化物材料、石墨开关电阻材料、相变材料、阻变材料或磁变材料中的至少一种。本专利技术还提供一种三维非易失性存储器件，包括；基板；至少一个第一叠层结构，所述第一叠层结构包括交替叠置的第一绝缘层和第一导电层，所述第一绝缘层位于所述基板表面；至少一个第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，所述第二绝缘层位于所述基板表面，其中，所述第二叠层结构与所述第一叠层结构平行间隔排布，且相邻的所述第一导电层与所述第二导电层位于不同的平面上；至少一个环形非易失材料层，位于所述第一叠层结构与所述第二叠层结构之间，且所述环形非易失材料层与所述第一导电层和所述第二导电层相接触；导电柱，位于所述环形非易失材料层的内侧，所述导电柱与各所述第一导电层之间的所述环形非易失材料层部分及所述导电柱与所述第二导电层之间的所述环形非易失材料层部分分别形成存储单元。作为本专利技术的一种优选方案，还包括：电绝缘层，填充于所述第一叠层结构、所述第二叠层结构以及所述环形非易失材料层之间。作为本专利技术的一种优选方案，所述第一叠层结构与所述第二叠层结构均为两个或多个，且所述第二叠层结构与所述第一叠层结构交替间隔排布；所述环形非易失材料层为两个或多个，且所述环形非易失材料层沿所述第一叠层结构的长度方向呈间隔排布。作为本专利技术的一种优选方案，相邻的所述第一叠层结构与所述第二叠层结构之间的距离、所述第一导电层的宽度、所述第二导电层的宽度及沿所述第一叠层结构长度方向上相邻所述环形非易失材料层的间距均为F，其中，F为特征线宽。作为本专利技术的一种优本文档来自技高网...

【技术保护点】
一种三维非易失性存储器件的制备方法，其特征在于，所述制备方法包括如下步骤：1)提供一基板，于所述基板表面形成第一绝缘层和第一导电层交替叠置的第一叠层结构，其中，所述第一绝缘层形成于所述基板表面；2)于所述第一叠层结构的至少一侧形成与所述第一叠层结构平行间隔的第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，所述第二绝缘层形成于所述基板表面，其中，相邻的所述第一导电层与所述第二导电层位于不同的平面上；3)于所述第一叠层结构及所述第二叠层结构之间形成至少一个环形非易失材料层，且所述环形非易失材料层与所述第一导电层和所述第二导电层相接触；4)于所述环形非易失材料层内侧填充满导电材料以形成导电柱，所述导电柱与各所述第一导电层之间的所述环形非易失材料层部分以及所述导电柱与所述第二导电层之间的所述环形非易失材料层部分分别形成存储单元。

【技术特征摘要】
1.一种三维非易失性存储器件的制备方法，其特征在于，所述制备方法包括如下步骤：1)提供一基板，于所述基板表面形成第一绝缘层和第一导电层交替叠置的第一叠层结构，其中，所述第一绝缘层形成于所述基板表面；2)于所述第一叠层结构的至少一侧形成与所述第一叠层结构平行间隔的第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，所述第二绝缘层形成于所述基板表面，其中，相邻的所述第一导电层与所述第二导电层位于不同的平面上；3)于所述第一叠层结构及所述第二叠层结构之间形成至少一个环形非易失材料层，且所述环形非易失材料层与所述第一导电层和所述第二导电层相接触；4)于所述环形非易失材料层内侧填充满导电材料以形成导电柱，所述导电柱与各所述第一导电层之间的所述环形非易失材料层部分以及所述导电柱与所述第二导电层之间的所述环形非易失材料层部分分别形成存储单元。2.根据权利要求1所述的三维非易失性存储器件的制备方法，其特征在于，步骤1)中形成的所述第一叠层结构为两个或多个，且各所述第一叠层结构平行间隔排布。3.根据权利要求2所述的三维非易失性存储器件的制备方法，其特征在于，形成两个或多个所述第一叠层结构的方法包括步骤：1-1)于所述基板表面交替形成第一绝缘材料层和第一导电材料层；1-2)刻蚀步骤1-1)所得到的结构，形成至少一个贯穿所述第一绝缘材料层和所述第一导电材料层的第一沟槽结构，以得到两个或多个所述第一叠层结构。4.根据权利要求3所述的三维非易失性存储器件的制备方法，其特征在于，步骤2)中形成的所述第二叠层结构为两个或多个，且所述第二叠层结构与所述第一叠层结构交替间隔排布。5.根据权利要求4所述的三维非易失性存储器件的制备方法，其特征在于，形成两个或多个所述第二叠层结构的方法包括步骤：1-3)于所述第一沟槽结构对应的基板表面交替形成第二绝缘材料层和第二导电材料层，且所述第二导电材料层与与其相邻的所述第一导电层位于不同的平面上；1-4)刻蚀步骤1-3)所得到的结构，在各所述第一沟槽结构内形成两个贯穿所述第二绝缘材料层和所述第二导电材料层的第二沟槽结构的同时形成一个所述第二叠层结构，其中，所述第二沟槽结构暴露出所述第一绝缘层、所述第一导电层、所述第二绝缘层和所述第二导电层。6.根据权利要求1所述的三维非易失性存储器件的制备方法，其特征在于，步骤2)和步骤3)之间还包括步骤：于所述第一叠层结构与所述第二叠层结构之间填充电绝缘材料层。7.根据权利要求6所述的三维非易失性存储器件的制备方法，其特征在于，步骤3)中形成的所述环形非易失材料层为两个或多个，所述环形非易失材料层沿所述第一叠层结构的长度方向呈间隔排布。8.根据权利要求7所述的三维非易失性存储器件的制备方法，其特征在于，步骤3)中，形成两个或多个所述环形非易失材料层的步骤包括：3-1)沿所述第一叠层结构的长度方向形成多个间隔排布且贯穿所述电绝缘材料层的深孔，所述深孔与所述第一导电层及所述第二导电层相接触；3-2)于所述深孔侧壁形成所述环形非易失材料层。9.根据权利要求7所述的三维非易失性存储器件的制备方法，其特征在于，相邻的所述第一叠层结构与所述第二叠层结构之间的距离、所述第一导电层的宽度、所述第二导电层的宽度及沿所述第一叠层结构长度方向上相邻所述环...

【专利技术属性】
技术研发人员：雷宇，陈后鹏，许震，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海,31