垂直存储器件和制造其的方法技术

公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。

【技术实现步骤摘要】

专利技术构思涉及。
技术介绍
近来，随着存储器件变得更加高度集成，已经研究了包括垂直布置的多个存储单元的垂直存储器件。垂直存储器件包括柱形或圆筒形沟道、多个栅电极以及围绕沟道的多个绝缘层。垂直存储器件可以包括设置垂直存储单元的单元区域以及设置外围电路的外围区域。垂直存储单元和外围电路具有不同的结构，从而每个垂直存储单元和外围电路独立地形成。
技术实现思路
本专利技术构思的一些实施方式提供通过简化的工艺形成的垂直存储器件。本专利技术构思的一些实施方式提供一种垂直存储器件，该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。在一些实施方式中，栅电极可以在实质上平行于基板的顶表面的第二方向上延伸，最下面的栅电极和保护层图案可以在第二方向上彼此间隔开。第一半导体结构可以与第一区域在第二方向上间隔开。在一些实施方式中，该垂直存储器件还可以包括分别设置在与所述多个栅电极相同的水平处的多个剩余的牺牲层图案。随着每个剩余的牺牲层图案的水平变高，每个剩余的牺牲层图案在实质上垂直于第一方向和第二方向的第三方向上的长度可以逐渐减小。在一些实施方式中，垂直存储器件还可以包括设置在第二区域中的第二半导体结构。该第二半导体结构可以与第一区域在第三方向上间隔开。最下面的剩余的牺牲层图案可以覆盖第二半导体结构。在一些实施方式中，最下面的剩余的牺牲层图案的厚度可以与保护层图案的厚度实质上相同。在一些实施方式中，剩余的牺牲层图案和保护层图案可以包括相同的材料。在一些实施方式中，垂直存储器件还可以包括设置在第二区域中的第二半导体结构。该第二半导体结构可以与第一区域在第三方向上间隔开。保护层图案可以覆盖第二半导体结构。在一些实施方式中，剩余的牺牲层图案和保护层图案可以在第三方向上彼此间隔开。在一些实施方式中，垂直存储器件还可以包括设置在相邻的栅电极之间的绝缘层图案。相邻的栅电极可以在第三方向上彼此间隔开。在一些实施方式中，绝缘层图案在第二方向上的长度可以大于最下面的栅电极在第二方向上的长度。本专利技术构思的一些实施方式提供一种垂直存储器件，该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、多个绝缘夹层、半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。多个绝缘夹层布置在电荷存储结构的侧壁上且设置在相邻的栅电极之间。半导体结构设置在第二区域中。保护层图案覆盖半导体结构。保护层图案具有与相邻的绝缘夹层之间的距离实质上相同的厚度。本专利技术构思的一些实施方式提供一种垂直存储器件，该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、多个绝缘夹层、半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。多个剩余的牺牲层图案分别设置在与多个栅电极相同的水平处。半导体结构设置在第二区域中。保护层图案覆盖半导体结构。保护层图案具有与最下面的剩余的牺牲层图案的厚度实质上相同的厚度。随着每个剩余的牺牲层图案的水平变高，每个剩余的牺牲层图案在实质上垂直于第一方向和第二方向的第三方向上的长度逐渐减小。本专利技术构思的一些实施方式提供制造垂直存储器件的方法。在这样的方法的一些实施方式中，在包括第一区域和第二区域的基板上形成第一半导体结构。第一半导体结构设置在第二区域中。在基板上交替地且重复地形成多个牺牲层和多个绝缘夹层。部分地去除牺牲层和绝缘夹层以在第一区域和第二区域中形成模结构并且同时在第二区域中形成保护层图案。保护层图案覆盖第一半导体结构。形成穿过牺牲层和绝缘夹层的多个孔以暴露在第一区域中的基板的顶表面。形成电荷存储结构和沟道以填充每个孔。部分地去除牺牲层以形成暴露每个电荷存储结构的侧壁的多个间隔。形成栅电极以填充每个间隔。在一些实施方式中，在形成电荷存储结构和沟道之后，可以部分地去除绝缘夹层和牺牲层以形成在实质上平行于基板的顶表面的第二方向上延伸的开口。在一些实施方式中，部分地去除牺牲层可以包括在第二区域中形成剩余的牺牲层图案。最下面的剩余的牺牲层图案和保护层图案可以在第二方向上彼此间隔开。在一些实施方式中，在形成多个牺牲层和多个绝缘夹层之前，可以在基板上在第二区域中形成第二半导体结构。第一半导体结构可以与第一区域在第二方向上间隔开。第二半导体结构可以与第一区域在实质上垂直于第一方向和第二方向的第三方向上间隔开。最下面的剩余的牺牲层图案可以覆盖第二半导体结构。在一些实施方式中，在形成多个牺牲层和多个绝缘夹层之前，在基板上在第二区域中形成第二半导体结构。第一半导体结构可以与第一区域在第二方向上间隔开。第二半导体结构可以与第一区域在实质上垂直于第一方向和第二方向的第三方向上间隔开。保护层图案可以覆盖第二半导体结构。如上所述，半导体器件可以包括保护层图案和最下面的剩余的牺牲层图案。最下面的剩余的牺牲层图案和保护层图案可以保护外围区域中的外围电路。最下面的剩余的牺牲层图案和保护层图案可以同时形成。因此，制造垂直存储器件的方法可以简化。注意到，关于一个实施方式描述的专利技术构思的多个方面可以被结合到不同的实施方式中，虽然没有关于其特别描述。也就是，所有的实施方式和/或任何实施方式的特征可以以任何方式和/或组合结合。本专利技术构思的这些和其它目的和/或方面在以下阐述的说明书中被详细地说明。【附图说明】从以下结合附图的详细描述，一些实施方式将被更清楚地理解。图1至图38当在此处描述时表示非限制的示例实施方式。图1是示出根据本专利技术构思的一些实施方式的垂直存储器件的示意性平面图。图2是示出图1的区域IV的扩大平面图。图3是沿图2的线V1-VI’截取的截面图。图4是沿图2的线V-V’截取的截面图。图5至27是示出根据本专利技术构思的一些实施方式的制造垂直存储器件的方法的平面图和截面图。图28是示出根据本专利技术构思的一些实施方式的垂直存储器件的平面图。图29是沿图28的线V1-VI’截取的截面图。图30是沿图28的线V-V’截取的截面图。图31至37是示出根据本专利技术构思的一些实施方式的制造垂直存储器件的方法的平面图和截面图。图38是示出根据本专利技术构思的一些实施方式的电子系统的示意图。【具体实施方式】将在下文中参考附图更全面地描述不同的示例实施方式，在附图中显示了一些示例实施方式。然而，本专利技术构思可以以许多不同的形式实施且不应被理解为限于在此阐述的示例实施方式。而是，提供这些示例实施方式使得该描述将透彻和完整，并且将向本领域的技术人员全面传达本专利技术构思的范围。在图中，为了清晰，可以夸大层本文档来自技高网...

【技术保护点】
一种垂直存储器件，包括：包括第一区域和第二区域的基板；在所述第一区域中的多个沟道，所述多个沟道在实质上垂直于所述基板的顶表面的第一方向上延伸；电荷存储结构，在所述多个沟道中的沟道的侧壁上；多个栅电极，布置在所述电荷存储结构的侧壁上且在所述第一方向上彼此间隔开；第一半导体结构，在所述第二区域中；以及保护层图案，覆盖所述第一半导体结构，所述保护层图案具有与所述栅电极中最下面的栅电极的厚度实质上相同的厚度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑元皙，姜昌锡，李敏镛，陈尚佑，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR