存储器件及操作方法技术

本发明专利技术公开了存储器件及其操作方法。公开的器件，包括第一存储器模块和第二存储器模块。将第一存储器模块配置为根据第一控制信号的第一相位输出数据信号。第二存储器模块连接至第一存储器模块，并且第二存储器模块包括锁存器和非竞争锁存器。将锁存器配置为根据第二控制信号的第二相位保持接收的数据信号。非竞争锁存器根据第一控制信号和第二控制信号这两者的第二相位，将数据信号从第一存储器模块传输至锁存器。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及存储器件及其操作方法。
技术介绍
流水线寄存器或先进先出(FIFO)存储器件是具有串联连接的多个锁存器的数据储存器件。FIFO存储器件允许数据信息以数据写入速率写入数据储存位置。还通过存储器件顺序地传输数据，并且以数据读取速率将数据从数据储存位置中读出。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种器件，包括：第一存储器模块，被配置为根据第一控制信号的第一相位输出数据信号；以及第二存储器模块，连接至所述第一存储器模块，并且所述第二存储器模块包括：锁存器，被配置为根据第二控制信号的第二相位保持接收的数据信号；和非竞争锁存器，被配置为根据所述第一控制信号和所述第二控制信号这两者的第二相位，将所述数据信号从所述第一存储器模块传输至所述锁存器。在该器件中，所述第一存储器模块包括：第一锁存器，被配置为根据所述第一控制信号的第一相位接收并保持输入数据信号并且根据所述第一控制信号的第二相位输出所述输入数据信号；以及第二锁存器，被配置为根据所述第一控制信号的第二相位从所述第一锁存器接收所述输入数据信号并保持所述输入数据信号并且根据所述第一控制信号的第一相位输出所述输入数据信号。该器件还包括：多路复用器，连接至所述第一存储器模块，将所述多
路复用器配置为将所述数据信号或输入信号传输至所述第一存储器模块。在该器件中，所述非竞争锁存器包括：第一传输门，连接至所述第一存储器模块并且被配置为根据所述第一控制信号的第二相位而导通；第二传输门，串联连接至所述第一传输门并且被配置为根据所述第二控制信号的第二相位而导通；反相器，连接在所述第二传输门与所述锁存器之间；以及保持器电路，连接在所述反相器的两个端部之间。在该器件中，当所述第一控制信号或所述第二控制信号未处于所述第二相位时，所述第一传输门和所述第二传输门中的至少一个是禁用的，并且所述保持器电路保持与先前周期相对应的数据信号。在该器件中，所述非竞争锁存器包括：三态反相器，连接至所述第一存储器模块并且被配置为根据所述第一控制信号和所述第二控制信号这两者的第二相位而导通；反相器，连接在所述三态反相器与所述锁存器之间；以及保持器电路，连接在所述反相器的两个端部之间。在该器件中，当所述第一控制信号或所述第二控制信号未处于所述第二相位时，禁用所述三态反相器，并且所述保持器电路保持与先前周期相对应的数据信号。根据本专利技术的另一方面，提供了一种器件，包括：多个存储器模块，串联连接并且具有与第一控制信号和第二控制信号分别相对应的第一组存储器模块和第二组存储器模块，所述多个存储器模块包括：第一存储器模块，位于所述第一组存储器模块中并且被配置为根据所述第一控制信号的第一相位输出数据信号；以及第二存储器模块，位于所述第二组存储器模块中，所述第二存储器模块连接至所述第一存储器模块，并且所述第二存储器模块包括：锁存器，被配置为根据所述第二控制信号的第二相位保持接收的数据信号；和非竞争锁存器，根据所述第一控制信号和所述第二控制信号这两者的第二相位，将所述数据信号从所述第一存储器模块传输至所述锁存器。在该器件中，所述第一存储器模块包括：第一锁存器，被配置为根据所述第一控制信号的第一相位接收并保持输入数据信号并且根据所述第一控制信号的第二相位输出所述输入数据信号；以及第二锁存器，被配置为
根据所述第一控制信号的第二相位从所述第一锁存器接收所述输入数据信号并保持所述输入数据信号并且根据所述第一控制信号的第一相位输出所述输入数据信号。该器件还包括：多路复用器，连接至所述第一组存储器模块的输入端，以将所述数据信号或输入信号传输至所述第一组存储器模块。在该器件中，所述非竞争锁存器包括：第一传输门，连接至所述第一存储器模块并且被配置为根据所述第一控制信号的第二相位而导通；第二传输门，串联连接至所述第一传输门并且被配置为根据所述第二控制信号的第二相位而导通；反相器，连接在所述第二传输门与所述锁存器之间；以及保持器电路，连接在所述反相器的两个端部之间。在该器件中，当所述第一控制信号或所述第二控制信号未处于所述第二相位时，所述第一传输门和所述第二传输门中的至少一个被禁用，并且所述保持器电路保持与先前周期相对应的数据信号。在该器件中，所述非竞争锁存器包括：三态反相器，连接至所述第一存储器模块并且被配置为根据所述第一控制信号和所述第二控制信号这两者的第二相位而导通；反相器，连接在所述三态反相器与所述锁存器之间；以及保持器电路，连接在所述反相器的两个端部之间。在该器件中，当所述第一控制信号或所述第二控制信号未处于所述第二相位时，禁用所述三态反相器，并且所述保持器电路保持与先前周期对应的数据信号。根据本专利技术的又一方面，提供了一种方法，包括：根据第一控制信号的第一相位，通过第一存储器模块输出数据信号；根据所述第一控制信号和第二控制信号这两者的第二相位，通过连接至所述第一存储器模块的第二存储器模块中的非竞争锁存器将所述数据信号从所述第一存储器模块传输至所述第二存储器模块中的锁存器；以及根据所述第二控制信号的第二相位，通过所述锁存器保持所述数据信号。在该方法中，所述第一存储器模块包括第一锁存器和第二锁存器，并且所述方法还包括：根据所述第一控制信号的第一相位通过所述第一锁存器接收并保持输入数据信号，并且根据所述第一控制信号的第二相位输出
所述输入数据信号；以及根据所述第一控制信号处的第二相位，通过所述第二锁存器从所述第一锁存器接收所述输入数据信号并保持所述输入数据信号，并且根据所述第一控制信号的第一相位输出所述输入数据信号。在该方法中，所述非竞争锁存器包括第一传输门、第二传输门、反相器和保持器电路，所述方法还包括：根据所述第一控制信号的第二相位使所述第一传输门导通；根据所述第二控制信号的第二相位使串联连接至所述第一传输门的第二传输门导通；关断所述保持器电路；以及将所述数据信号从所述第一存储器模块通过所述第一传输门、所述第二传输门和所述反相器传输至所述锁存器。该方法还包括：当所述第一控制信号或所述第二控制信号未处于所述第二相位时，禁用所述第一传输门和所述第二传输门中的至少一个；以及通过所述保持器电路保持与先前周期相对应的数据信号。在该方法中，所述非竞争锁存器包括三态反相器、反相器和保持器电路，所述方法还包括：根据所述第一控制信号和所述第二控制信号这两者的第二相位使所述三态反相器导通；关断所述保持器电路；以及将所述数据信号从所述第一存储器模块通过所述三态反相器和所述反相器传输至所述锁存器。该方法还包括：当所述第一控制信号或所述第二控制信号未处于所述第二相位时，禁用所述三态反相器；以及通过所述保持器电路保持与先前周期相对应的数据信号。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据本专利技术的一些实施例的存储器件的框图。图2是根据本专利技术的一些实施例的图1中的非竞争锁存器(derace latch，也称为非冲突锁存器)的示例性电路图。图3是根据本专利技术的一些其他实施例的图1中的非本文档来自技高网...

【技术保护点】
一种器件，包括：第一存储器模块，被配置为根据第一控制信号的第一相位输出数据信号；以及第二存储器模块，连接至所述第一存储器模块，并且所述第二存储器模块包括：锁存器，被配置为根据第二控制信号的第二相位保持接收的数据信号；和非竞争锁存器，被配置为根据所述第一控制信号和所述第二控制信号这两者的第二相位，将所述数据信号从所述第一存储器模块传输至所述锁存器。

【技术特征摘要】
2015.04.16 US 14/688,9191.一种器件，包括：第一存储器模块，被配置为根据第一控制信号的第一相位输出数据信号；以及第二存储器模块，连接至所述第一存储器模块，并且所述第二存储器模块包括：锁存器，被配置为根据第二控制信号的第二相位保持接收的数据信号；和非竞争锁存器，被配置为根据所述第一控制信号和所述第二控制信号这两者的第二相位，将所述数据信号从所述第一存储器模块传输至所述锁存器。2.根据权利要求1所述的器件，其中，所述第一存储器模块包括：第一锁存器，被配置为根据所述第一控制信号的第一相位接收并保持输入数据信号并且根据所述第一控制信号的第二相位输出所述输入数据信号；以及第二锁存器，被配置为根据所述第一控制信号的第二相位从所述第一锁存器接收所述输入数据信号并保持所述输入数据信号并且根据所述第一控制信号的第一相位输出所述输入数据信号。3.根据权利要求1所述的器件，还包括：多路复用器，连接至所述第一存储器模块，将所述多路复用器配置为将所述数据信号或输入信号传输至所述第一存储器模块。4.根据权利要求1所述的器件，其中，所述非竞争锁存器包括：第一传输门，连接至所述第一存储器模块并且被配置为根据所述第一控制信号的第二相位而导通；第二传输门，串联连接至所述第一传输门并且被配置为根据所述第二控制信号的第二相位而导通；反相器，连接在所述第二传输门与所述锁存器之间；以及保持器电路，连接在所述反相器的两个端部之间。5.根据权利要求4所述的器件，其中，当所述第一控制信号或所述第二控制信号未处于所述第二相位时，所述第一传输门和所述第二传输门中的至少一个是禁用的，并且所述保持器电路保持与先前周期相对应的数据信号。6.根据权利要求1所述的器件，其中，所述非竞争锁存器包括：三态反相器，连接至所述第一存储器模块并且被...

【专利技术属性】
技术研发人员：刘逸群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71