非易失性存储元件、电子控制系统、以及操作该非易失性存储元件的方法技术方案

提供了一种非易失性存储元件、电子控制系统、和用于操作该非易失性存储元件的方法。根据一个实施例的非易失性存储元件包括：第一NAND单元阵列，包括第一组页面；和第二NAND单元阵列，包括第二组页面。多个X解码器至少一一耦接到所述第一NAND单元阵列和第二NAND单元阵列。控制逻辑控制所述多个X解码器，以便同时感测所述第一组页面内的开始地址所属的第一页数据、以及所述第二组页面内的与该第一页关联的第二页数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件以及控制其的方法，并更具体地，涉及非易失性存储器件、使用其的电子控制系统、以及操作该非易失性存储器件和该电子控制系统的方法。
技术介绍
诸如闪存的非易失性存储器件不仅具有优秀的数据保持(retention)特性，而且具有和硬盘相比的低功耗和高防止撞击特性。特别是，具有NOR结构的闪存允许高速随机存取并由此用来存储代码，而具有NAND结构的闪存具有高集成水平并允许页面操作，并由此一般用来存储数据。需要上述闪存根据产品或接口与主机顺序交换数据。
技术实现思路
技术问题由于充分高的读取数据速度，所以NOR闪存可在输出另一页数据期间读取并准备输出一页数据。然而，具有低容量的NAND闪存可以不在输出另一页数据期间、完全读取并准备输出一页数据。而且，如果开始读取数据的开始地址位于一页的最后部分附近，则可能不容易实现页面的连续读取。本专利技术的目的在于解决包括上述问题的各种问题，并提供能够连续读取数据的非易失性存储器件、使用该非易失性存储器件的电子控制系统、和操作该非易失性存储器件的方法。然而，本专利技术的范围不限于此。技术方案根据本专利技术的一个方面，提供了一种本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：第一NAND单元阵列，包括第一组页面；第二NAND单元阵列，包括第二组页面；多个X解码器，与所述第一和第二NAND单元阵列至少一一连接；和控制逻辑，用于控制所述多个X解码器，以同时感测所述第一组页面之中的与开始地址对应的第一页的数据、以及所述第二组页面之中的该第一页之后的第二页的数据。

【技术特征摘要】
【国外来华专利技术】2011.04.01 KR 10-2011-00301431.一种非易失性存储器件，包括: 第一 NAND单元阵列，包括第一组页面； 第二 NAND单元阵列，包括第二组页面； 多个X解码器，与所述第一和第二 NAND单元阵列至少一一连接；和控制逻辑，用于控制所述多个X解码器，以同时感测所述第一组页面之中的与开始地址对应的第一页的数据、以及所述第二组页面之中的该第一页之后的第二页的数据。2.根据权利要求1的非易失性存储器件，其中该控制逻辑控制所述多个X解码器，以在向外部设备输出该第二页的数据期间，感测该第二页之后的第三页的数据。3.根据权利要求2的非易失性存储器件，其中该第一组页面包括第三页，并且 其中该第三页被安排在邻近该第一页的一行中。4.根据权利要求3的非易失性存储器件，其中所述多个X解码器包括: 与该第一 NAND单元阵列连接的至少一个第一 X解码器；和 与该第二 NAND单元阵列连接的至少一个第二 X解码器。5.根据权利要求2的非易失性存储器件，进一步包括第三NAND单元阵列，包括第三组页面， 其中该第三组页面包括该第三页。6.根据权利要求5的非易失性存储器件，其中所述多个X解码器包括: 与该第一 NAND单元阵列连接的至少一个第一 X解码器； 与该第二 NAND单元阵列连接的至少一个第二 X解码器；和 与该第三NAND单元阵列连接的至少一个第三X解码器。7.根据权利要求1的非易失性存储器件，进一步包括多个页面缓冲器，与所述第一和第二 NAND单元阵列至少一一连接，以便感测和锁存所述第一和第二 NAND单元阵列的数据。8.根据权利要求1的非易失性存储器件，进一步包括输入地址检测单元，用于检测该开始地址。9.根据权利要求1的非易失性存储器件，其中所述多个X解码器中的每一个包括X多路复用器/驱动器。10.根据权利要求1到9中的任一个的非易失性存储器件，其中该控制逻辑经由串行外围接口(SPI)向外部设备连续输出从该开始地址起的所述第一和第二 NAND单元阵列的数据，而没有页面之间的等待时间。11.一种非易失性存储器件，包括: 多个NAND单元阵列，其每一个包括多个页面； 多个X解码器，与所述多个NAND单元阵列至少一一连接； 多个页面缓冲器，与所述多个NAND单元阵列至少一一连接，以便感测和锁存所述多个NAND单元阵列的数据；和 控制逻辑，用于控制所述多个X解码器，以同时感测所述多个...

【专利技术属性】
技术研发人员：徐明揆，金龙洙，
申请(专利权)人：中小企业银行，
类型：
国别省市：