记忆胞、记忆体装置及记忆胞的制造方法制造方法及图纸

本发明专利技术是有关于一种记忆胞、记忆体装置及记忆胞的制造方法。该记忆胞，包括基底、堆叠栅极结构及第一隔离结构。基底具有第一掺杂区、第二掺杂区与通道区，通道区位于第一掺杂区与第二掺杂区之间。堆叠栅极结构设置于通道区上，堆叠栅极结构由下而上至少包括电荷陷入层及栅极。第一隔离结构设置基底中，第一隔离结构连接于第一掺杂区并向第一掺杂区的下方延伸一预定长度，且第一隔离结构的底部低于第一掺杂区的底部。本发明专利技术通过在记忆胞的源极与漏极的掺杂区下方设置隔离结构，藉此可防止游离的电子移动到相邻的记忆胞而造成写入干扰。

【技术实现步骤摘要】

本专利技术涉及一种记忆元件，特别是涉及一种的。
技术介绍
非挥发性记忆体中的可电擦除可编成只读记忆体(electrically erasable programmable read only memory, EEPROM)具有可进行多次资料的存入、读取、擦除等动 作，且存入的资料在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采 用的一种记忆体元件。可电擦除且可编成只读记忆体在藉由通道热电子(channel hot electron)进行 记忆胞的写入过程(program process)中，在基底表面经由冲击游离(impact ionization) 后所产生的空穴会在基底方向产生二次冲击游离而带来更多的电子-空穴对(pairs of electrons and holes)。由于记忆胞的尺寸愈来愈小并且共用源极或漏极的掺杂区，所以 这些产生的二次热电子可能会越过掺杂区而对相邻的记忆胞产生写入的动作而影响相邻 记忆胞的资料。这种影响相邻记忆胞的现象称为写入干扰(program disturbance)。由此可见，上述现有的可电擦除可编成只读记忆体在产品结构与使用上，显本文档来自技高网...

【技术保护点】

【技术特征摘要】
一种记忆胞，其特征在于其包括一基底，具有一第一掺杂区、一第二掺杂区与一通道区，该通道区位于该第一掺杂区与该第二掺杂区之间；一堆叠栅极结构，设置于该通道区上，该堆叠栅极结构由下而上至少包括一电荷陷入层及一栅极；以及一第一隔离结构，设置于该基底中，该第一隔离结构连接于该第一掺杂区并向该第一掺杂区的下方延伸一预定长度，且该第一隔离结构的底部低于该第一掺杂区的底部。2.根据权利要求1所述的记忆胞，其特征在于更包括一第二隔离结构，设置于该基底中，其中该第二隔离结构连接于该第二掺杂区并向该 第二掺杂区的下方延伸该预定长度，且该第二隔离结构的底部低于该第二掺杂区的底部。3.根据权利要求2所述的记忆胞，其特征在于其中所述的第二隔离结构与该第一隔离 结构的材料相同4.根据权利要求1所述的记忆胞，其特征在于其中所述的第一隔离结构的材料包括二 氧化硅、氮化硅或气体。5.根据权利要求1所述的记忆胞，其特征在于其中所述的第一隔离结构的宽度小于该 第一掺杂区的宽度。6.根据权利要求1所述的记忆胞，其特征在于其中所述的预定长度为300埃至1500埃。7.—种记忆体装置，其特征在于其包括一驱动电路；以及一记忆胞阵列，耦接于该驱动电路，其中该记忆胞阵列具有多个相互串接的记忆胞，各 该记忆胞包括一基底，具有一第一掺杂区、一第二掺杂区与一通道区，该通道区位于该第一掺杂区与 该第二掺杂区之间；一堆叠栅极结构，设置于该通道区上，该堆叠栅极结构由下而上至少包括一电荷陷入 层及一栅极；及一第一隔离结构，设置于该基底中，该第一隔离结构连接于该第一掺杂区并向该第一 掺杂区的下方延伸一预定长度，且该第一隔离结构的底部低于该第一掺杂区的底部。8 根据权利要求7所述的记忆体装置，其特征在于更包括一第二隔离结构，设置于该基底中，其中该第二隔离结构连接于该第二掺杂区并向该 第二掺杂区的下方延伸该预定长度，且该第二隔离结构的底部低于该第二掺杂区的底部。9.根据权利要求8所述的记忆体装置，其特...

【专利技术属性】
技术研发人员：陈柏舟，张耀文，杨怡箴，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71