ＯＴＰ器件的单元结构及其制造方法技术

本发明专利技术公开了一种ＯＴＰ器件的单元结构，与现有ＯＴＰ器件的单元结构相比，在多晶硅浮栅（１４ａ）和氮氧化硅（１８）之间增加了一层二氧化硅（２０）。在后续高温工艺中，硼磷硅玻璃或磷硅玻璃层（１９）中的磷离子或硼离子进入到氮氧化硅层（１８）后，多晶硅浮栅（１４ａ）中的电子被二氧化硅层（２０）阻挡而不会被含有磷离子或硼离子的氮氧化硅层（１８）所吸收，从而提高了利用浮栅保存数据的ＯＴＰ器件的数据保持能力。本发明专利技术还公开了所述ＯＴＰ器件的单元结构的制造方法，与现有的ＣＭＯＳ逻辑工艺完全兼容，无需增加额外的掩膜工艺。

【技术实现步骤摘要】

本专利技术涉及一种OTP (one-time programmable memory，一次可编程存储器)器件， 特别是涉及一种OTP器件的单元结构。
技术介绍
请参阅图1，这是一种现有的OTP器件的单元结构的剖面示意图，由两个PMOS串联 而成。具体而言，衬底10之上为η阱12。衬底10和/或η阱12中有隔离区11。η阱12之 上有两个栅氧化层13，两个栅氧化层13之上分别是多晶硅浮栅(floating poly) 1 和多 晶硅选择栅14b。包括多晶硅浮栅1 的那个PMOS执行数据存储功能，包括多晶硅选择栅 14b的那个PMOS执行选通功能。两个栅极14a、14b两侧下方的η阱12中有ρ型轻掺杂区 15。两个栅极14a、14b及其下方的两个栅氧化层13的两侧有侧墙16。最外侧的侧墙16之 外的下方η阱12中有ρ型重掺杂区17。两个栅极14a、14b之上有氮氧化硅(SiON) 18。氮氧 化硅18之上有BPSG (硼磷硅玻璃)或PSG (磷硅玻璃)19，作为层间介质(ILDdnterlayer dielectric)。而氮氧化硅18作为刻蚀层间介质的停止层。上述OTP器件的单元结构的制造方法包括如下步骤第1步，在衬底10上通过外延或离子注入工艺形成η阱12，在衬底10和/或η阱 12中通过场氧隔离(L0C0S)或浅槽隔离(STI)工艺形成隔离区11，通常为二氧化硅、氮化 硅、氮氧化硅等介质材料。第2步，在硅片表面淀积一层二氧化硅和多晶硅，刻蚀后形成两个栅极14a、14b和 两个栅氧化层13。第3步，在两个栅极14a、14b的两侧的η阱12中通过离子注入工艺形成ρ型轻掺 杂区15。第4步，在硅片表面淀积一层介质材料，通常为二氧化硅、氮化硅、氮氧化硅等，反 刻该层介质材料从而在两个栅极14a、14b及其下方的两个栅氧化层13的两侧形成侧墙16。第5步，在最外侧的两个侧墙16之外侧的η阱12中通过离子注入形成ρ型重掺 杂区17。第6步，在硅片表面淀积一层氮氧化硅18，作为层间介质的刻蚀停止层。第7步，在硅片表面淀积一层BPSG或PSG19，作为层间介质，也称为金属前介质 (PMD, pre-metal-dielectric)。由于氮氧化硅层18中有大量的悬挂键存在，这样在后续高温工艺中BPSG或PSG 层19中的硼离子(B+)或磷离子(P+)就会大量进入氮氧化硅层18，导致编程后存储数据的 多晶硅浮栅Ha中的电子被含有硼离子或磷离子的氮氧化硅层18吸收，从而减弱了 OTP器 件的数据保持能力。请参阅图2，这是现有的OTP器件的单元结构经过后续高温工艺且存储数据后，各 部分硼离子和磷离子的分布示意图。可以发现，BPSG或PSG层19、氮氧化硅层18、多晶硅 浮栅Ha与氮氧化硅层18的界面处的硼离子和磷离子浓度(以重量百分比表示)相差无几。这表明BPSG或PSG层19中的硼离子和磷离子已经大量进入到氮氧化硅层18以及多 晶硅浮栅Ha与氮氧化硅层18的界面处，导致多晶硅浮栅Ha中的电子被含有硼离子或磷 离子的氮氧化硅层18吸收，使得OTP器件的数据保持能力大大减弱。
技术实现思路
本专利技术所要解决的技术问题是提供一种OTP器件的单元结构，针对采用氮氧化硅 作为层间介质的刻蚀停止层的情况，可以提高OTP器件的数据保持能力。为此，本专利技术还要 提供所述OTP器件的制造方法。为解决上述技术问题，本专利技术OTP器件的单元结构为衬底10之上为η阱12 ；衬 底10和/或η阱12中有隔离区11 ;η阱12之上有两个栅氧化层13，两个栅氧化层13之 上分别是多晶硅浮栅Ha和多晶硅选择栅14b ；两个栅极14a、14b两侧下方的η阱12中有 P型轻掺杂区15 ；两个栅极14a、14b及其下方的两个栅氧化层13的两侧有侧墙16 ；最外侧 的侧墙16之外的下方η阱12中有ρ型重掺杂区17 ；多晶硅浮栅1 之上有一层二氧化硅 20 ；二氧化硅20之上分别是氮氧化硅18和硼磷硅玻璃或磷硅玻璃19。上述OTP器件的单元结构的制造方法包括如下步骤第1步，在衬底10上通过外延或离子注入工艺形成η阱12，在衬底10和/或η阱 12中通过场氧隔离或浅槽隔离工艺形成隔离区11 ；第2步，在硅片表面淀积一层二氧化硅和多晶硅，刻蚀后形成多晶硅浮栅14a、多 晶硅选择栅14b及其下方的两个栅氧化层13 ；第3步，在两个栅极14a、14b的两侧下方的η阱12中通过离子注入工艺形成ρ型 轻掺杂区15 ；第4步，在硅片表面淀积一层介质材料，反刻该层介质材料从而在两个栅极14a、 14b及其下方的两个栅氧化层13的两侧形成侧墙16 ；第5步，在最外侧的两个侧墙16之外的η阱12中通过离子注入形成ρ型重掺杂 区17 ；第6步，在硅片表面淀积一层二氧化硅20，至少将多晶硅浮栅1 完全覆盖；第7步，在硅片表面淀积一层氮氧化硅18 ；第8步，在硅片表面淀积一层硼磷硅玻璃或磷硅玻璃19。本专利技术OTP器件的单元结构在多晶硅浮栅1 和氮氧化硅18之间增加了一层二 氧化硅20。在后续高温工艺中，硼磷硅玻璃或磷硅玻璃层19中的磷离子或硼离子进入到氮 氧化硅层18后，二氧化硅层20阻挡了多晶硅浮栅14a中的电子被含有磷离子或硼离子的 氮氧化硅层18所吸收，从而提高了利用浮栅保存数据的OTP器件的数据保持能力。本专利技术OTP器件的单元结构的制造方法，与现有的CMOS逻辑工艺完全兼容，无需 增加额外的掩膜工艺。附图说明图1是现有的OTP器件的单元结构的剖面示意图；图2是现有的OTP器件中磷离子和硼离子的分布示意图；图3是本专利技术OTP器件的单元结构的剖面示意图4是现有的OTP器件和本专利技术OTP器件经过烘烤后沟道电流的示意图。图中附图标记说明10为衬底；11为隔离区；12为η阱；13为栅氧化层；1 为多晶硅浮栅；14b为多 晶硅选择栅；15为ρ型轻掺杂注入区；16为侧墙；17为ρ型重掺杂注入区；18为氮氧化硅； 19为硼磷硅玻璃或磷硅玻璃；20为二氧化硅。具体实施例方式请参阅图3，本专利技术OTP器件的单元结构为衬底10之上为η阱12 ；衬底10和/ 或η阱12中有隔离区11，通常为二氧化硅、氮化硅、氮氧化硅等介质材料η阱12之上有两 个栅氧化层13，两个栅氧化层13之上分别是多晶硅浮栅1 和多晶硅选择栅14b ；两个栅 极14a、14b两侧下方的η阱12中有ρ型轻掺杂区15 ；两个栅极14a、14b及其下方的两个 栅氧化层13的两侧有侧墙16，通常为二氧化硅、氮化硅、氮氧化硅等介质材料；最外侧的侧 墙16之外的下方η阱12中有ρ型重掺杂区17 ；多晶硅浮栅1 之上有一层二氧化硅20 ； 二氧化硅20之上分别是氮氧化硅18和硼磷硅玻璃或磷硅玻璃19。图3中的二氧化硅层20覆盖整个硅片，在隔离区11、多晶硅浮栅14a、多晶硅选择 栅14b、侧墙16、p型重掺杂区17之上。这种结构的制造相对简单，只需在硅片表面覆盖一 层二氧化硅20即可。由于本专利技术的原理是阻止多晶硅浮栅14a中的电子被含有磷离子或 硼离子的氮氧化硅层18所吸收，因此实际上二氧化硅20只需将多晶硅浮栅14a的上表面 完全覆盖住即可，此时的制造相对复杂，或者采用掩膜版进入淀积(淀积窗口仅为多晶硅 浮栅Ha的上表面)，或者先淀积再刻蚀(本文档来自技高网...

【技术保护点】
一种ＯＴＰ器件的单元结构，其特征是，衬底（１０）之上为ｎ阱（１２）；衬底（１０）和／或ｎ阱（１２）中有隔离区（１１）；ｎ阱（１２）之上有两个栅氧化层（１３），两个栅氧化层（１３）之上分别是多晶硅浮栅（１４ａ）和多晶硅选择栅（１４ｂ）；两个栅极（１４ａ）、（１４ｂ）两侧下方的ｎ阱（１２）中有ｐ型轻掺杂区（１５）；两个栅极（１４ａ）、（１４ｂ）及其下方的两个栅氧化层（１３）的两侧有侧墙（１６）；最外侧的侧墙（１６）之外的下方ｎ阱（１２）中有ｐ型重掺杂区（１７）；多晶硅浮栅（１４ａ）之上有一层二氧化硅（２０）；二氧化硅（２０）之上分别是氮氧化硅（１８）和硼磷硅玻璃或磷硅玻璃（１９）。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡晓明，黄景丰，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31