封装结构以及封装制程制造技术

本发明专利技术公开了一种封装结构以及封装制程，其中封装结构包括线路基板、第一晶片模组、第二晶片模组以及封装胶体。线路基板具有承载表面，而第一晶片模组与第二晶片模组相邻地配置于承载表面上。第一晶片模组具有多个第一对外接点，所述第一对外接点具有一第一间距。第二晶片模组具有多个第二对外接点，所述第二对外接点之间具有一第二间距，且第一间距大于第二间距。封装胶体配置于承载表面上，并且覆盖第一晶片模组以及第二晶片模组，且封装胶体具有多个第一开孔以及多个第二开孔。第一开孔分别暴露出第一对外接点，而第二开孔分别暴露出第二对外接点。

【技术实现步骤摘要】
封装结构以及封装制程
本专利技术是有关于一种封装结构以及封装制程，且特别是有关于一种采用相邻 (side by side)晶片配置的封装结构以及封装制程。
技术介绍
系统级封装技术(SIP)是关于将晶圆级两种以上具有独立功能的晶片整合为单 一封装的技术，其优势不仅包括尺寸较小，还包括每个功能晶片都可以单独开发，因此系统 级封装技术具有比系统级晶片(SoC)更快的开发速度和更低的开发成本。堆叠式封装(Package on Package, POP)制程为系统级封装技术中常见的组装方 法，系将不同功能晶片的封装单元相互堆叠，例如将存储器晶片封装单元堆叠于逻辑晶片 封装单元上。然而，不同规格的各种存储器晶片封装单元通常具有不同的接脚布局。在不 进行额外之线路布局的调整下，下层晶片封装单元(如逻辑晶片封装单元)的接脚布局仅 能用于承载特定的存储器晶片封装单元。如此，相对限制了系统级封装技术的相容性与扩 充性。
技术实现思路
本专利技术提供一种封装结构，可有效整合具有不同接脚布局的多个晶片模组，以提 高后续堆叠式封装制程的相容性与扩充性。本专利技术还提供前述封装结构的制程，用以整合具有不同接脚布局的多个晶片模 组，以提供良好的相容性与扩充性。为具体描述本
技术实现思路
，在此提出一种封装结构，包括一线路基板、一第一晶片模 组、一第二晶片模组以及一封装胶体。线路基板具有一承载表面，而第一晶片模组与第二晶 片模组相邻地配置于承载表面上。第一晶片模组具有多个第一对外接点，且每两相邻的第 一对外接点之间具有一第一间距。第二晶片模组具有多个第二对外接点，且每两相邻的第 二对外接点之间具有一第二间距，其中第一间距大于第二间距。此外，封装胶体配置于承载 表面上，并且覆盖第一晶片模组以及第二晶片模组，且封装胶体具有多个第一开孔以及多 个第二开孔。第一开孔分别暴露出第一对外接点，而第二开孔分别暴露出第二对外接点。在一实施例中，第一晶片模组包括一第一晶片以及多个第一焊球。第一晶片配置 于承载表面上，而线路基板具有多个第一焊垫配置于第一晶片外围的承载表面上，且第一 晶片电性连接到第一焊垫。第一焊球分别配置于第一焊垫上，以作为第一对外接点。在一实施例中，第一晶片模组包括一第一晶片以及多个第一焊球。第一晶片配置 于承载表面上，且第一晶片的一顶面具有多个第一焊垫。第一焊球分别配置于第一焊垫上， 以作为第一对外接点。在一实施例中，第二晶片模组包括一第二晶片以及多个第二焊球。第二晶片配置 于承载表面上，而线路基板具有多个第二焊垫配置于第二晶片外围的承载表面上，且第二 晶片电性连接到第二焊垫。第二焊球分别配置于第二焊垫上，以作为第二对外接点。在一实施例中，第二晶片模组包括一第二晶片以及多个第二焊球。第二晶片配置 于承载表面上，且第二晶片的一顶面具有多个第二焊垫。第二焊球分别配置于第二焊垫上， 以作为第二对外接点。在一实施例中，所述封装结构还包括一第一外部元件，配置于第一晶片上方并且 接合至第一对外接点。在一实施例中，所述封装结构还包括一第二外部元件，配置于第二晶片上方并且 接合至第二对外接点。在一实施例中，所述封装结构还包括多个第三焊球，配置于线路基板相对于承载 表面的一底面上。本专利技术还提出一种封装制程。首先，提供一线路基板，此线路基板具有一承载表 面。接着，相邻地配置一第一晶片模组以及一第二晶片模组于承载表面上。第一晶片模组 具有多个第一对外接点，且每两相邻的第一对外接点之间具有一第一间距。第二晶片模组 具有多个第二对外接点，且每两相邻的第二对外接点之间具有一第二间距，其中第一间距 不等于第二间距。然后，形成一封装胶体于承载表面上，以覆盖第一晶片模组以及第二晶片 模组。之后，形成多个第一开孔以及多个第二开孔于封装胶体内，第一开孔分别暴露出第一 对外接点，而第二开孔分别暴露出第二对外接点。在一实施例中，线路基板具有位于承载表面上的多个第一焊垫以及多个第二焊 垫，而相邻地配置第一晶片模组以及第二晶片模组的方法包括分别在第一焊垫上形成多 个第一焊球，以作为第一对外接点，并且分别在第二焊垫上形成多个第二焊球，以作为第二 对外接点；以及，相邻地配置一第一晶片以及一第二晶片于承载表面上，并且接合第一晶片 以及第二晶片至线路基板。第一焊垫位于第一晶片外围的承载表面上并且电性连接至第一 晶片，而第二焊垫位于第二晶片外围的承载表面上并且电性连接至第二晶片。在一实施例中，线路基板具有位于承载表面上的多个第一焊垫，而相邻地配置第 一晶片模组以及第二晶片模组的方法包括分别在第一焊垫上形成多个第一焊球，以作为 第一对外接点；相邻地配置一第一晶片以及一第二晶片于承载表面上，并且接合第一晶片 以及第二晶片至线路基板，其中第一焊垫位于第一晶片外围的承载表面上并且电性连接至 第一晶片，而第二晶片的一顶面具有多个第二焊垫；以及，分别在第二焊垫上形成多个第二 焊球，以作为第二对外接点。在一实施例中，相邻地配置第一晶片模组以及第二晶片模组的方法包括相邻地 配置一第一晶片以及一第二晶片于承载表面上，并且接合第一晶片以及第二晶片至线路基 板，其中第一晶片的一顶面具有多个第一焊垫，而第二晶片的一顶面具有多个第二焊垫；分 别在第一焊垫上形成多个第一焊球，以作为第一对外接点；以及，分别在第二焊垫上形成多 个第二焊球，以作为第二对外接点。在一实施例中，所述封装制程更包括形成多个第三焊球于线路基板相对于承载表 面的一底面上。在一实施例中，形成第一开孔以及第二开孔于封装胶体内的方法包括雷射烧孔 (laser ablation)0在一实施例中，所述封装制程还包括配置一第一外部元件于第一晶片模组上方， 并且接合第一外部元件至第一对外接点。在一实施例中，所述封装制程还包括配置一第二外部元件于第二晶片模组上方， 并且接合第二外部元件至第二对外接点。基于上述，本专利技术封装结构以及封装制程整合了具有不同接脚布局(即接点间距 不同)的多个晶片模组，因此可同时相容于多种不同规格的外部元件，而具有良好的相容 性与扩充性。为让本专利技术上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详 细说明如下。附图说明 图1为本专利技术一实施例的一种封装结构；图2为图1封装结构进行堆叠式封装制程之后所获得的堆叠封装结构 图3为图1与图2封装结构的制作流程； 图4为本专利技术另一实施例的一种封装结构；图5为图4封装结构进行堆叠式封装制程之后所获得的堆叠封装结构 图6为图4与图5封装结构的制作流程； 图7为本专利技术又一实施例的一种封装结构；图8为图7封装结构进行堆叠式封装制程之后所获得的堆叠封装结构图9为图7与图8封装结构的制作流I 附图标记说明、王C100,400 112,412 116,436 119,419 122,422 132,432 140,440 144,444 160,460 172,472 182,482,700 封装结构 .712-承载表面 .736-第二焊垫 ,719-第三焊垫 .722-第一晶片 .732-第二晶片 .740-封装胶体 ,744-第二开孔 ,760-第三焊球 ,772-焊垫； ,782-焊垫；Pl-第一间距； 152、154、452、454、752、754_ 导线,110、410、710-线路基板； 114本文档来自技高网...

【技术保护点】
一种封装结构，包括：一线路基板，具有一承载表面；一第一晶片模组，配置于该承载表面上，该第一晶片模组具有多个第一对外接点，且每两相邻的第一对外接点之间具有一第一间距；一第二晶片模组，该第一晶片模组与该第二晶片模组相邻地配置于该承载表面上，该第二晶片模组具有多个第二对外接点，且每两相邻的第二对外接点之间具有一第二间距，其中该第一间距大于该第二间距；以及，一封装胶体，配置于该承载表面上，该封装胶体覆盖该第一晶片模组以及该第二晶片模组，且该封装胶体具有多个第一开孔以及多个第二开孔，所述第一开孔分别暴露出所述第一对外接点，而所述第二开孔分别暴露出所述第二对外接点。

【技术特征摘要】
1.一种封装结构，包括一线路基板，具有一承载表面；一第一晶片模组，配置于该承载表面上，该第一晶片模组具有多个第一对外接点，且每 两相邻的第一对外接点之间具有一第一间距；一第二晶片模组，该第一晶片模组与该第二晶片模组相邻地配置于该承载表面上，该 第二晶片模组具有多个第二对外接点，且每两相邻的第二对外接点之间具有一第二间距， 其中该第一间距大于该第二间距；以及，一封装胶体，配置于该承载表面上，该封装胶体覆盖该第一晶片模组以及该第二晶片 模组，且该封装胶体具有多个第一开孔以及多个第二开孔，所述第一开孔分别暴露出所述 第一对外接点，而所述第二开孔分别暴露出所述第二对外接点。2.根据权利要求1所述的封装结构，其中该第一晶片模组包括一第一晶片，配置于该承载表面上，该线路基板具有多个第一焊垫配置于该第一晶片 外围的该承载表面上，且该第一晶片电性连接到所述第一焊垫；以及多个第一焊球，分别配置于所述第一焊垫上，以作为所述第一对外接点。3.根据权利要求2所述的封装结构，还包括一第一外部元件，配置于该第一晶片上方 并且接合至所述第一对外接点。4.根据权利要求2所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，该线路基板具有多个第二焊垫配置于该第二晶片 外围的该承载表面上，且该第二晶片电性连接到所述第二焊垫；以及，多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。5.根据权利要求2所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，且该第二晶片的一顶面具有多个第二焊垫；以及， 多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。6.根据权利要求1所述的封装结构，其中该第一晶片模组包括一第一晶片，配置于该承载表面上，且该第一晶片的一顶面具有多个第一焊垫；以及， 多个第一焊球，分别配置于所述第一焊垫上，以作为所述第一对外接点。7.根据权利要求6所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，该线路基板具有多个第二焊垫配置于该第二晶片 外围的该承载表面上，且该第二晶片电性连接到所述第二焊垫；以及，多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。8.根据权利要求6所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，且该第二晶片的一顶面具有多个第二焊垫；以及， 多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。9.一种封装制程...

【专利技术属性】
技术研发人员：孙余青，吴发豪，陈光雄，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]