晶片-晶片封装体及其制程制造技术

本发明专利技术提出一种晶片－晶片封装体，包括：承载器、第一晶片、第一粘合膜、第二晶片、第二晶片、第二粘合膜、多个焊料凸块、多个接线以及封装胶体。第一晶片配置于该承载器上，并具有一第一主动表面。第一粘合膜配置于承载器与第一晶片之间。第二晶片具有一朝向第一主动表面的第二主动表面。第二粘合膜配置于第一晶片的第一主动表面与第二晶片的第二主动表面之间，且具有Ｂ阶特性。多个焊料凸块位于第二粘合膜中并电性连接于第一晶片的第一主动表面与第二晶片的第二主动表面之间。多个接线电性连接承载器与第一芯片，且第二粘合膜覆盖所述接线的一部分。封装胶体配置于承载器上，以覆盖第一晶片及第二晶片。

【技术实现步骤摘要】

本专利技术是有关于 一种晶片结构，且特别是有关于 一种具有胶层的晶片 (adhes ive chip)的晶片-晶片封装体及其制程。
技术介绍
在半导体晶圓(semiconductor wafer)上制造集成电路之后，切割半导 体晶圆以形成出多个晶片，且这些晶片根据多种封装方式而粘着至适当的 IC J^反上，或者一晶片粘着至另一晶片上，以形成多晶片堆叠。举例而言，晶片 粘着至印刷电路板上，以形成球状栅格阵列(BGA)封装体。或者，晶片粘着至 晶片垫或导线架(lead frame)的内引脚上，以形成薄型小尺寸封装(TSOP) 体。此外，用于粘着晶片的现有习知胶层通常为热固性银的液态混合物或 固态聚酰亚胺胶带，且在粘着晶片的制程中，此现有习知胶层涂布至承载 器上，而承载器例如是基板、导线架或下晶片。美国专利第2001/0005935号所揭示的组装多晶片^f莫组的方法为^f吏用晶 片粘着机将较大晶片粘着至基板上，然后在不使用晶片粘着机的情况下将 较小的晶片固定至较大的晶片上。在现有习知技术中，粘着较大晶片及较 小晶片的胶层为液态热固性胶层或固态聚酰亚胺带。然而，此专利未能揭 示涂布胶层的程序，也就是在晶片粘着及导线接合程序之前，首先在较小 晶片上或在较大晶片上涂布胶层。 一方面，当液态热固性胶层用于未与导 线接合的晶片时，液态热固性胶层难以预涂布在较小晶片(上晶片)上，且由 于液态热固性胶层的流动，因此液态热固性胶层易于污染较大晶片(下晶 片)的接垫(bonding pad)。另一方面，在导线接合之后涂布液态胶层时，由 于印刷网板无法置放在具有接线的较大晶片(或基板)上，因此胶层必须在 导线接合之前涂布至较大晶片上。因此，此种多晶片封装过程的限制相当 多，从而导致不易于封装。此外，固态胶带亦可用于晶片粘着，但胶带的 成本高且胶带必须为双面胶层才能用于晶片-晶片(chip-chip)、晶片-基板 (chip-substrate)或晶片-导线架(chip-lead frame)的接合。在现有习知 技术中，首先胶带以预定图案粘着至基板(导线架或较大晶片)上，接着将晶 片接合在胶带上。切割晶圓所形成晶片便不具有胶层。
技术实现思路
因此，本专利技术提出一种晶片-晶片封装体及其制程，其在两个晶片之间 配置胶层，因此将易于制造出晶片-晶片封装体结构。本专利技术的晶片-晶片封装体的制程，包括下列步骤首先，提供一承载 器、 一第一晶片以及一第二晶片，第一晶片配置于承载器上，第一晶片具 有一第一主动表面，而第二晶片具有一第二主动表面，且第二主动表面上 设置有一具有B阶特性的粘合膜。接着，通过具有B阶特性的粘合膜将第 二晶片配置于第 一晶片的第 一主动表面，且第 一晶片与第二晶片通过多个 焊料凸块彼此电性连接。形成一封装胶体于承载器上，以覆盖第一晶片与楚 一 曰fc!" 矛 一 曰日/f 。根据本专利技术的一实施例，多个接线电性连接承载器与第 一晶片之间，且具有B阶特性的粘合膜覆盖所述接线的一部分。根据本专利技术的一实施例， 所述焊料凸块配置于第一晶片的第一主动表面。第一晶片的第一主动表面 上具有多个接垫及多个焊料垫，而所述焊料凸块配置于所述焊料垫上。根据本专利技术的一实施例，所述焊料凸块配置于第二晶片的第二主动表 面，且具有B阶特性的粘合膜覆盖所述焊料凸块。本专利技术提出一种晶片-晶片封装体，包括承载器、第一晶片、第一粘 合膜、第二晶片、第二晶片、第二粘合膜、多个焊料凸块、多个接线以及 封装胶体。第一晶片配置于该承载器上，并具有一第一主动表面。第一粘 合膜配置于承载器与第 一晶片之间。第二晶片具有一朝向第 一主动表面的 第二主动表面。第二粘合膜配置于第一晶片的第一主动表面与第二晶片的 第二主动表面之间，且具有B阶特性。多个焊料凸块位于第二粘合膜中并 电性连接于第 一晶片的第一主动表面与第二晶片的第二主动表面之间。多 个接线电性连接承载器与第一芯片，且第二粘合膜覆盖所述接线的一部分。 封装胶体配置于承载器上，以覆盖第一晶片及第二晶片。根据本专利技术的一实施例，承载器为封装基板或导线架。根据本专利技术的一实施例，第一粘合膜具有B阶特性。总而言之，本专利技术将月交层(例如粘合膜或具有B阶特性的粘合膜)配 置于晶片或承载器上，因此即使在晶片-晶片的堆叠的步骤中，当粘合膜或 具有B阶特性的粘合膜完全覆盖晶片的非主动表面时，此粘合膜或具有B 阶特性的粘合膜将不会损坏在晶片-基板(chip-to-substrate)或晶片-导 线架封装体结构中的接线或接垫。因此，可在不考虑已存在的接线或接垫的 情况下使用月1^以便于容易地或有效地制造晶片-晶片堆叠、晶片-J41、或晶 片-导线架封装体结构。另外，晶片可通过胶层而固定至基板、另一晶片、印刷电路板、陶瓷 电路板或无额外胶层的导线架，因此胶层可以降低成本，并有效且广泛地 用于晶片-晶片堆叠或晶片-基板堆叠等多种封装体中。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。 附图说明图1为根据本专利技术的用以制造具有胶层的晶片的晶圆处理方法的流程图。图2为根据本专利技术的用以制造具有胶层的晶片的晶圆处理方法所提供 的晶圓的正视图。图3A至图3D为才艮据本专利技术的第一实施例的晶圆处理过程中的晶圆的 剖面图。图3E至图3G为第一实施例的具有胶层的晶片的晶片-晶片堆叠的剖面图。图3H为将根据本专利技术的第一实施例的晶片-晶片封装体应用于球状栅 格阵列封装体的剖面图。图4A至图4D为根据本专利技术的第二实施例的晶圆处理过程中的晶圆的 剖面图。图4E至图4F为第二实施例的具有胶层的晶片的晶片-基板封装体的剖 面图。图5为说明根据本专利技术的第三实施例的剖面图，其说明晶圆非主动表 面粘着至一用以切割的定位带，以制造具有胶层的晶片。图6及图7为第三实施例的具有胶层的晶片的晶片-导线架封装体的剖 面图。图8A至图8D为才艮据本专利技术的第四实施例的晶圓处理过程中的晶圆的 剖面图。图8E至图8F为第四实施例的具有胶层的晶片的晶片-基板封装体的剖 面图。图8G为将根据本专利技术的第四实施例的晶片-基板封装体结构应用于球 状栅格阵列封装体的剖面图。图9A至图9C为第四实施例的具有胶层的晶片的晶片-晶片封装体中的 剖面图。图9D为若将根据本专利技术的第四实施例的晶片-晶片封装体应用于球状 栅格阵列封装体的剖面图。图IOA至图10B为第四实施例的具有胶层的晶片的晶片-导线架封装体 的剖面图。图IIA至图IIB为第四实施例的具有胶层的晶片的两个堆叠的晶片-导 线架封装体的剖面图。图12A为第五实施例的具有胶层的晶片的晶片-晶片封装体的剖面图。图UB为将根据本专利技术的第五实施例的晶片-晶片封装体应用于球状栅 格阵列封装体的剖面图。图12C为第五实施例的具有胶层的晶片的两个堆叠的晶片 -导线架封装 体的剖面图。图13为图12A的剖面图，其说明第一晶片经由多数个焊料凸块与承载 器电性连接。图14A至图14C为第六实施例的具有胶层的晶片的晶片-晶片封装体的 剖面图。图15为配置图14A所示的焊料凸块30的另一实施例。20 40 101 103105106107108 110 llla 113: 114: 115a 117a 121a 130: 本文档来自技高网...

【技术保护点】
一种晶片－晶片封装体的制程，其特征在于其包括：　提供一承载器、一第一晶片以及一第二晶片，该第一晶片配置于该承载器上，该第一晶片具有一第一主动表面，而该第二晶片具有一第二主动表面，且该第二主动表面上设置有一具有Ｂ阶特性的粘合膜；　 通过具有Ｂ阶特性的该粘合膜将该第二晶片配置于该第一晶片的该第一主动表面，且该第一晶片与该第二晶片通过多个焊料凸块彼此电性连接；以及　形成一封装胶体于该承载器上，以覆盖该第一晶片与该第二晶片。

【技术特征摘要】

【专利技术属性】
技术研发人员：沈更新，林俊宏，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]