【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种在支撑衬底上通过所谓的固相外延(SPE)获得的 非晶材料中制造包括至少一个薄层的结构的方法。 本专利技术也涉及通过该方法获得的结构。本专利技术的一个非限定性的应用涉及制造半导体衬底，其上部层被 掺杂例如用于形成CMOS (互补金属氧化物半导体)元件，例如晶体 管。
技术介绍
在这方面，特别是微电子领域，可以尝试降低用于制作电子元件 的衬底层的电阻。通过增加载流子的浓度可以显著地降低电阻。载流子浓度的增加，其主要步骤如图1示意性所示，是通过对如 图la所示通常采用硅制成的衬底1采用传统的方法通过注入掺杂物质 2 (参考图lb)掺杂来获得的。例如，典型地执行注入的掺杂物质例如 磷或硼。参考图lc，根据这种已知的方法得到的衬底因此包括上部掺 杂区3和下部晶体区4。然而，掺杂物质具有限制的溶解度，对应着在支撑衬底里可能产 生的载流子的最大浓度。因此如能够对衬底的掺杂超过级别在le20 at/cmS的标准溶解度限 制是很有优势的。为了这个目的，应用所谓的固相外延(SPE)也是众所周知的，其 主要步骤如图2示意性所示。图2中显示了用于处理典型为硅的支撑衬底...
【技术保护点】
一种在支撑衬底（３２，５２，６２，８２）上制造包括至少一个薄层的结构的方法，其特征在于它至少包括以下步骤： －从所述的支撑衬底形成所谓的中间衬底（３２’，５２’，６２’，８２’）包括： ｏ非晶体层（３３，５３，６６，８６）， ｏ包含点缺陷并紧邻位于所述的非晶体层（３３，５３，６６，８６）下面的第一晶体层（３５，５５，６８，８７）， ｏ位于中间结构（３２’，５２’，６２’，８２’）的下部分的第二晶体层（３６，５６，７０，８９）， －结合接收衬底（４ ０，６０，７２，９１）到所述的中间结构（３２’，５２’，６２’，８２’）...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：X埃布拉，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。