一种GaAs/Si外延材料制备方法技术

本发明专利技术涉及半导体制造及设计技术领域，特别涉及一种GaAs/Si外延材料制备方法，包括：选取单晶Si衬底，并对单晶Si衬底清洗；在所述单晶Si衬底上形成凹层；在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；在所述Si薄膜层上形成GaAs种子层；在所述GaAs种子层上形成GaAs第一缓冲层；在所述GaAs第一缓冲层上形成GaAs第二缓冲层；在所述GaAs第二缓冲层上形成GaAs外延层。本发明专利技术实现了在价格便宜的单晶Si衬底上制备高质量的GaAs晶体薄膜，并且未引入附加应力场，在后续的器件制作中对器件品质不会产生附加的不良影响。

【技术实现步骤摘要】

：本专利技术涉及半导体制造及设计
，特别涉及一种GaAs/Si外延材料制备方法。
技术介绍
GaAs薄膜由于其独特的物理化学性质(直接带隙、同太阳光谱匹配的禁带宽度、高光吸收系数等)越来越受人们关注，是近些年来国内外研究的热点，其制备方法包括磁控溅射法、化学气相沉积法和分子束外延法等。由于Si材料便宜，工艺成熟，且有大直径晶圆，因此，目前出现了很多基于Si材料的应用，基于硅材料的微电子器件不断推动着现代信息技术的快速发展，在Si基上外延生长GaAs薄膜，有利于降低成本和器件集成。但是，GaAs与硅材料之间晶格匹配性差，直接在Si衬底上制备GaAs材料，将产生极高的位错密度(109cm-2－1010cm-2量级)；另外，对GaAs/Si异质外延，GaAs薄膜与衬底Si之间热膨胀系数差异会导致热失配应变和应力。晶格失配引起位错，热应力失配在较大外延厚度时会引起薄膜龟裂(Crack)，导致外延出来的薄膜质量不佳。人们一直在探索克服上述问题的方法，近年来，人们提出采用量子点的应力场改变外延材料中位错的传播方向。现有技术中，有采用分子束外延(MolecularBeamEpitaxy，MBE)生长In(Ga)As量子点位错阻挡层来降低GaAs/Si外延材料位错密度的报道，但是其生长速率慢，且多层In(Ga)As量子点位错阻挡层在GaAs/Si外延材料中会积累很强的压应变能，从而使制备的材料具有较大的应力。中国专利技术专利公开说明书201410514645.7中介绍了一种GaAs/Si外延材料的MOCVD制备方法，通过多层量子点位错阻挡层改变外延材料中位错的传播方向，减少位错，其过程为：利用MOCVD方法在清洁的单晶硅衬底上依次生长GaAs低温成核层、中温缓冲层、第一高温缓冲层、第二高温缓冲层、变温缓冲层、多层量子点位错阻挡层和应变插入层，最后生长GaAs外延层，工艺过程复杂，并且虽然通过应变超晶格的张应力作用，可以平衡多层量子点位错阻挡层的应变能，从而减小或消除材料的总应变能，但仍旧有应力隐忧。所以，应力场减少外延材料中位错的方法，在后续的器件制作中易产生裂纹，降低器件品质。
技术实现思路
本专利技术提供一种GaAs/Si外延材料制备方法，有效降低位错密度，减小热应力失配，其工艺过程相对简单，并且制备的材料对后续材料制备无附加应力隐患。本专利技术提供一种GaAs/Si外延材料制备方法，包括以下步骤：选取单晶Si衬底，并对单晶Si衬底清洗；在所述单晶Si衬底上形成凹层；在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；在所述Si薄膜层上形成GaAs种子层；在所述GaAs种子层上形成GaAs第一缓冲层；在所述GaAs第一缓冲层上形成GaAs第二缓冲层；在所述GaAs第二缓冲层上形成GaAs外延层。优选地，所述单晶硅衬底的晶面为(100)晶面，偏向(011)晶面4°～6°，为本征型、n型或p型硅片，厚度400～500μm。优选地，所述凹层的形成过程为：首先，向单晶Si衬底中高能离子注入Si离子，然后选择性刻蚀注入Si离子后的单晶Si衬底，形成阵列排布的凹槽构成的凹层，厚度50～100nm。优选地，所述凹层的凹槽，下宽上窄，与上面的Si薄膜层以及下面的未注入Si离子的单晶Si衬底表面组成梯形结构。更优地，在对所述单晶Si衬底进行离子注入前，首先在单晶Si衬底表面形成SiO2薄层，离子注入通过该SiO2薄层进行，离子注入后将其去除。优选地，所述Si薄膜层通过1000～1100℃氢气气氛下退火得到，厚度10～15nm,Si薄膜层在凹层的凹槽处悬空设置。优选地，所述种子层生长温度400～450℃，厚度15～25nm；所述GaAs第一缓冲层生长温度580～620℃，厚度200～300nm；所述GaAs第二缓冲层生长温度650～690℃，厚度500～600nm，生长结束后，在氢气和砷烷混合气体氛围中进行4～5次原位热循环退火，所述热循环退火为从350℃到750℃之间的3～5次热循环退火；所述GaAs外延层生长温度670℃～690℃，厚度1200～1300nm。本专利技术具有以下有益效果：在本专利技术提供的一种GaAs/Si外延材料制备方法中，通过单晶Si衬底上选择性刻蚀凹层，Si薄膜层在凹层的凹槽处悬空设置，有效释放单晶Si衬底与GaAs之间的热失配应力，同时凹层上的Si薄膜层很薄，通过该薄层适当的晶格畸变，可以与GaAs之间形成良好的晶格匹配，有效减少晶格失配引起的位错，同时通过缓冲层的作用进一步减少位错，提高外延片质量。同时，本专利技术未引入附加应力场，在后续的器件制作中对器件品质不会产生附加的不良影响。附图说明为了更清楚地说明本专利技术实施例，下面结合附图对实施例进行详细的说明。图1是本专利技术实施例的外延片的形成方法流程图；图2是本专利技术实施例的外延材料的剖视图；具体实施方案下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出。本专利技术的一种GaAs/Si外延材料制备方法，包括以下步骤：步骤101：选取单晶Si衬底1，并对单晶Si衬底1清洗；步骤102：在所述单晶Si衬底1上形成凹层2；步骤103：在所述凹层2上形成Si薄膜层3，Si薄膜层3在凹层2的凹槽21处悬空设置；步骤104：在所述Si薄膜层3上形成GaAs种子层4；步骤105：在所述GaAs种子层4上形成GaAs第一缓冲层5；步骤106：在所述GaAs第一缓冲层5上形成GaAs第二缓冲层6；步骤107：在所述GaAs第二缓冲层上形成GaAs外延层7。实施例1：步骤101：选取单晶Si衬底1，并对单晶Si衬底1清洗。所述单晶Si衬底1的晶面为(100)晶面，为本征型n型硅片，厚度400μm，硅的生长偏向(011)晶面6°，用以形成双原子台阶，抑制反向畴的形成。步骤102：在所述单晶Si衬底1上形成凹层2。所述凹层2的形成过程为：首先，在单晶Si衬底1表面热氧化形成SiO2薄层，离子注入通过该SiO2薄层进行，防止单晶Si衬底1在离子注入过程中被污染，高能离子注入Si,之后用HF将SiO2薄层去除，然后选择性湿法刻蚀注入Si离子后的单晶Si衬底1，形成阵列排布的凹槽21，构成凹层2，厚度70nm。步骤103：在所述凹层上形成Si薄膜层3，Si薄膜层3在凹层2的凹槽21处悬空设置。所述Si薄膜层3通过1100℃氢气气氛下退火得到，厚度10nm。通过高温氢气气氛退火能使表面原子发生迁移,由于凹层2中的凹槽21下宽上窄，即未被刻蚀掉的凹层2的各凹槽21顶端距离很近，氢气气氛下高温退火形成Si薄膜层3，Si薄膜层3在凹层2的凹槽21处悬空设置。步骤104：在所述Si薄膜层3上形成GaAs种子层4。所述种子层4生长温度420℃，厚度18nm；源流量为：三甲基镓2.7×10-5mol/min，砷烷6.7×10-3mol/min。该层作用为在Si薄膜层3表面形成一层连续的GaAs薄层，防止高温生长条件下的大尺寸三维岛状生长，并释放GaAs/Si薄膜的大失配应变能。步骤105：在所述GaAs种子层上形成GaAs第一缓冲层5。所述GaAs第一缓冲层5生长温度600℃，厚度200nm；源流量分别为：三甲基镓4.0×10-5mol/min，砷烷6.7×10-3mol/本文档来自技高网...

【技术保护点】
一种GaAs/Si外延材料制备方法，其特征在于，包括以下步骤：选取单晶Si衬底，并对单晶Si衬底清洗；在所述单晶Si衬底上形成凹层；在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；在所述Si薄膜层上形成GaAs种子层；在所述GaAs种子层上形成GaAs第一缓冲层；在所述GaAs第一缓冲层上形成GaAs第二缓冲层；在所述GaAs第二缓冲层上形成GaAs外延层。

【技术特征摘要】
1.一种GaAs/Si外延材料制备方法，其特征在于，包括以下步骤：选取单晶Si衬底，并对单晶Si衬底清洗；在所述单晶Si衬底上形成凹层；在所述凹层上形成Si薄膜层，Si薄膜层在凹层的凹槽处悬空设置；在所述Si薄膜层上形成GaAs种子层；在所述GaAs种子层上形成GaAs第一缓冲层；在所述GaAs第一缓冲层上形成GaAs第二缓冲层；在所述GaAs第二缓冲层上形成GaAs外延层。2.根据权利要求1所述的GaAs/Si外延材料制备方法，其特征在于：所述单晶硅衬底的晶面为(100)晶面，偏向(011)晶面4°～6°，为本征型、n型或p型硅片，厚度400～500μm。3.根据权利要求1所述的GaAs/Si外延材料制备方法，其特征在于：所述凹层的形成过程为：首先，向单晶Si衬底中高能离子注入Si离子，然后选择性刻蚀注入Si离子后的单晶Si衬底，形成阵列排布的凹槽构成的凹层，厚度50～100nm。4.根据权利要求3所述的GaAs/Si外延材料制备方法，其特征在于：所述凹层的凹槽，下宽上窄，...

【专利技术属性】
技术研发人员：王文庆，
申请(专利权)人：东莞市联洲知识产权运营管理有限公司，
类型：发明
国别省市：广东;44