芯片封装结构制程制造技术

本发明专利技术揭示一种可靠度获得提升的芯片封装结构制程。首先，提供一具有多个第一焊垫的第一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形成多个凸块。在第一基板上形成一第一二阶粘着层并将其Ｂ阶化以形成一第一Ｂ阶粘着层。在第二基板上形成一第二二阶粘着层，并将其Ｂ阶化以形成一第二Ｂ阶粘着层。接着，透过第一Ｂ阶粘着层与第二Ｂ阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。

【技术实现步骤摘要】

本专利技术是有关于一种芯片封装结构制程，且特别是有关于一种利用至少二种B阶粘着层以结合基底的的芯片封装结构制程。
技术介绍
随着集成电路的输入/输出接点的增多，芯片封装技术变得越来越多样化。 这归因于覆晶(Flip Chip)互连技术极小化芯片封装尺寸并减少信号传输路径 等的事实。应用覆晶互连技术的最常用的芯片封装结构包括诸如覆晶球栅格阵 列(Flip Chip Ball Grid Array)及覆晶针脚栅格阵列(Flip Chip Pin Grid Array)等芯片封装结构。覆晶互连技术采用这样一种方法，即通过在芯片的有源表面上设置多个悍 垫，并在这些焊垫上分别形成多个凸块，来界定区域阵列。接着，将芯片翻覆， 以分别连接芯片的焊接凸块与设置在诸如电路基板的承载器上的多个接触垫。 因此，芯片通过凸块电性连接并机械连接至承载器。另外，芯片可通过承载器 的内部电路电性连接至外部电子装置。通常，凸块具有若干种类型，例如焊料 凸块、金凸块、铜凸块、导电高分子凸块、高分子凸块等。图1为具有高分子凸块的芯片封装结构的剖面示意图。请参考图1，芯片 封装结构IOO包括第一基板110、多个高分子凸块120、芯片130与焊料140。 第一基板UO具有表面110a，在表面110a上设置有多个接触垫112。芯片130 具有有源表面130a，在有源表面130a上设置有多个焊垫132。由具有导电特性 的高分子材料制成的高分子凸块120分别设置在接触垫112与焊垫132之间， 以电性连接基板110与芯片130。由于高分子凸块120并不附着于接触垫112， 因此需要焊料140来将高分子凸块120固定在基板110上。焊料140的表面A 附着于接触垫112，且其表面B附着于高分子凸块120。因此，当芯片封装结 构受到外力或热应力(未图示)的作用时，焊料140会由接触垫112上脱离，4且高分子凸块120将不再电性连接至接触垫112。显然地，芯片封装结构100 的可靠度较低。
技术实现思路
本专利技术提供一种可靠度获得提升的芯片封装结构制程。本专利技术提出一种芯片封装结构制程。首先，提供一具有多个第一焊垫的第 一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形 成多个凸块。在第一基板上形成一第一二阶粘着层并将其B阶化(如预固化或 部分固化)以形成一第一B阶粘着层。在第二基板上形成一第二二阶粘着层并 将其B阶化以形成一第二 B阶粘着层。接着，透过第一 B阶粘着层与第二 B 阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与 对应的第二焊垫电性连接。B阶化第一二阶粘着层与第二二阶粘着层的方法包 括加热(热固化)或紫外线固化。在本专利技术的一实施例中，上述的第一基板与第二基板皆为芯片。在本专利技术的一实施例中，上述的第一基板为一承载器且第二基板为一芯片。在本专利技术的一实施例中，上述的第一基板为一芯片且第二基板为一承载器。在本专利技术的一实施例中，上述的凸块为由打线制程形成的结线凸块或由电 镀制程形成的电镀凸块。这些凸块为金凸块、铜凸块或焊锡凸块。在本专利技术的一实施例中，上述的第一二阶粘着层是由网板印刷、刷涂、喷 涂、旋涂或浸渍形成。在本专利技术的一实施例中，上述的第二二阶粘着层是由网板印刷、刷涂、喷 涂、旋涂或浸渍形成。在本专利技术的一实施例中，形成第一B阶粘着层的方法包括形成多个第一二 阶粘着块以围住这些凸块，以及B阶化(如预固化或部分固化)这些第一二阶 粘着块以形成多个第一 B阶粘着块。在本专利技术的一实施例中，形成第二B阶粘着层的方法包括在这些第二焊垫 上形成多个第二二阶粘着块，以及B阶化这些第二二阶粘着块以形成多个第二B阶粘着块。在本专利技术的一实施例中，上述的各第二B阶粘着块为一具有一开口的中空 块状体以分别暴露出其中一第二焊垫。在另一可行的实施例中，当第二B阶粘着块为导电或非导电，第一B阶粘着层为导电。在另一实施例中，当第二B阶 粘着块为导电或非导电，第一B阶粘着层为非导电。 一些导电粒子(如银粒子、 铜粒子及金粒子)被掺杂于第一 B阶粘着层或第二 B阶粘着层以使第一 B阶 粘着层或第二B阶粘着层能导电。在本专利技术的一实施例中，上述的第二二阶粘着层完全地形成于第二基板 上，且形成第一 B阶粘着层的方法包括形成多个第一二阶粘着块以围住这些凸 块，以及B阶化这些第一二阶粘着块以形成多个第一 B阶粘着块。在本专利技术的一实施例中，除了这些凸块所占的面积，第一二阶粘着层完全 地形成于第一基板，且形成第二 B阶粘着层的方法包括在这些第二焊垫上形成 多个第二二阶粘着块，以及B阶化这些第二二阶粘着块以形成多个第二 B阶粘 着块。在本专利技术的一实施例中，上述的第一B阶粘着层的构成成份实质上等同于 第二B阶粘着层的构成成份。此外，第一B阶粘着层的玻璃转换温度(Tg)例如 是高于、等于或低于第二B阶粘着层的玻璃转换温度。在本专利技术的一实施例中，上述的第一二阶粘着层与第二二阶粘着层相继地 被B阶化以形成第一 B阶粘着层与第二 B阶粘着层。在本专利技术的一实施例中，上述的第一二阶粘着层与第二二阶粘着层同时地 被B阶化以形成第一 B阶粘着层与第二 B阶粘着层。在本专利技术的芯片封装结构制程中，第一 B阶粘着层与第二 B阶粘着层分别 形成于第一基板与第二基板之上，以使得设置于第一基板与第二基板之间的凸 块能够被包覆。当一外力或热应力作用于芯片封装结构时，第一B阶粘着层与 第二B阶粘着层可分别提供支撑及保护，并防止凸块的损坏，以使得芯片封装 结构的可靠度获得进一步的提高。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本发6明的具体实施方式作详细说明，其中图1为具有高分子凸块的芯片封装结构的剖面示意图。图2A及图2B为本专利技术的一实施例的芯片封装结构的剖面示意图。图3A至图3D为本专利技术的另一实施例的芯片封装结构的剖面示意图。图4为本专利技术的一实施例的堆叠型芯片封装结构的剖面示意图。图5至图7为本专利技术的多个实施例的堆叠型芯片封装结构的剖面示意图。图8A至图8D为图2A的芯片封装结构200制程的剖面示意图。图9及图IO为本专利技术的另一实施例的第一基板与第二基板的剖面示意图。图11及图12为本专利技术的又一实施例的第一基板与第二基板的剖面示意主要元件符号说明100:芯片封装结构110:第一基板110a:表面112:接触垫120:高分子凸块130:芯片130a:有源表面132:焊垫140:焊料200:芯片封装结构200，:芯片封装结构200":芯片封装结构200"':芯片封装结构210:第一基板210，:第一心片212:第一焊垫214:线焊垫220:第二基板 220，第二芯片 222:第二焊垫 230:凸块230a:结线凸块 230b:电镀凸块 240:粘着材料 240a:第一B阶粘着层 240a':第一B阶粘着块 240b:第二B阶粘着层 240b':第二B阶粘着块 310:基板312:焊垫320:凸块320a:结线凸块330:粘着材料330a:热固性粘着块340:具有B阶特性的粘着块400:堆叠型芯片封装结构400b:堆叠型芯片封装结构400c:堆叠型芯片封装结构410:承载器420:焊线430:粘着层A:表面A，开口B:表面Dl:尺寸D2:尺寸Sl:表面 S2:表面本文档来自技高网...

【技术保护点】
一种芯片封装结构制程，包括：　提供一具有多个第一焊垫的第一基板；　提供一具有多个第二焊垫的第二基板；　于该第一基板具有的该第一焊垫上形成多个凸块；　于该第一基板上形成一第一二阶粘着层；　Ｂ阶化该第一二阶粘着层以 形成一第一Ｂ阶粘着层；　于该第二基板上形成一第二二阶粘着层；　Ｂ阶化该第二二阶粘着层以形成一第二Ｂ阶粘着层；以及　透过该第一Ｂ阶粘着层与该第二Ｂ阶粘着层结合该第一基板与该第二基板，以使得各该些第一焊垫分别透过其中一凸块与对 应的第二焊垫电性连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：沈更新，王伟，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]